[发明专利]半导体装置

说明书

具备：第1导电型的漂移层(13)；第1导电型的沟道层(14)，配置在漂移层(13)上；第1导电型的源极层(15)，形成在沟道层(14)的表层部；第2导电型的栅极层(16)，形成在沟道层(15)；第2导电型的体层(17)，形成在沟道层(15)；漏极层(11)，隔着漂移层(13)而配置在与源极层(15)相反的一侧；栅极布线(19)，与栅极层(16)电连接；第1电极(21)，与源极层(15)及体层(17)电连接；以及第2电极(22)，与漏极层(11)电连接。并且，在体层(17)的底部侧，与栅极层(16)的底部侧相比，使电场强度更高。

对相关申请的相互参照

本申请基于2017年7月26日申请的日本专利申请第2017－144726号和2018年6月20日申请的日本专利申请第2018－117316号，这里通过参照而引用其记载内容。

技术领域

本发明涉及形成有结型FET(Field Effect Transistor：以下也称作JFET)的半导体装置。

背景技术

以往，提出了形成有JFET的半导体装置(例如，参照专利文献1)。具体而言，这样的半导体装置具有依次层叠了N⁺型的漏极层、N^－型的漂移层、N型的沟道层的半导体基板。并且，在沟道层的表层部形成有N⁺型的源极层。此外，在沟道层，以将源极层贯通的方式相分离地形成有P⁺型的栅极层和P⁺型的体(body)层。另外，栅极层及体层被设为相同的宽度并且被设为相同的深度，还被设为相同的杂质浓度。即，栅极层及体层是相同的构造。

此外，在半导体基板的沟道层侧的一面上，形成有与栅极层电连接的栅极布线，并且形成有与源极层及体层电连接的上部电极。另外，上部电极形成于半导体基板的一面的大部分，与栅极布线相比充分大。在半导体基板的与一面相反侧的另一面侧，形成有与漏极层电连接的下部电极。

在这样的半导体装置中，当在半导体装置中发生了浪涌电流时，该浪涌电流经由栅极层及体层被排出。因此，与没有形成体层的情况相比，能够减小经由栅极层流过栅极布线的浪涌电流。

现有技术文献

专利文献

专利文献1：美国专利申请公开第2014/231883号说明书

但是，在上述半导体装置中，栅极层和体层被做成相同的结构。因此，当发生了浪涌电流时，该浪涌电流大致均等地流过栅极层及体层。该情况下，由于与栅极层连接的栅极布线较细(即较小)，所以有可能由于流过浪涌电流而熔断。即，上述半导体装置有可能由于浪涌电流而损坏。

发明内容

本发明的目的在于，提供能够抑制半导体装置损坏的半导体装置。

根据本发明的一技术方案，在形成有JFET的半导体装置中，具备：第1导电型的漂移层；第1导电型的沟道层，配置在漂移层上；第1导电型的源极层，形成在沟道层的表层部，与沟道层相比为高杂质浓度；第2导电型的栅极层，在沟道层中形成得比源极层深；第2导电型的体层，在沟道层中形成得比源极层深；漏极层，隔着漂移层而配置在与源极层相反的一侧；栅极布线，与栅极层电连接；第1电极，与源极层及体层电连接；以及第2电极，与漏极层电连接。

并且，根据本发明的一技术方案，在体层的底部侧，与栅极层的底部侧相比，使电场强度更高。

根据本发明的另一技术方案，体层的杂质浓度与栅极层相等并且体层与栅极层为相同的宽度，体层与栅极层相比形成得更深。

根据本发明的另一技术方案，体层的杂质浓度与栅极层相等，并且体层被设为与栅极层相同的宽度及深度，并且体层的底部为尖细形状。