[发明专利]半导体器件的制造方法、衬底处理装置及程序

说明书

本发明进行下述工序：工序(a)，通过将含有第一金属的气体和第一还原气体以彼此不混合的方式对表面上具有凹部的衬底进行多次供给，从而形成第一金属膜；工序(b)，通过至少将含有第二金属的气体、和与第一还原气体不同的第二还原气体以彼此不混合的方式对衬底进行多次供给，从而在第一金属膜上形成第二金属膜；及工序(c)，通过对衬底供给蚀刻气体，从而至少将第二金属膜蚀刻。

技术领域

本发明涉及半导体器件的制造方法、衬底处理装置及程序。

背景技术

作为半导体器件的制造工序的一个工序，有时进行下述处理：利用金属膜将在衬底表面设置的凹部内填埋(例如参见专利文献1)。

现有技术文献

专利文献

专利文献1：日本特开2015-109419号公报

发明内容

发明要解决的课题

本发明的目的在于提供能够使金属膜对在衬底表面设置的凹部内的填埋处理的品质、生产率提高的技术。

用于解决课题的手段

根据本发明的一个方式，提供下述技术，其包括下述工序：

工序(a)，通过将含有第一金属的气体和第一还原气体以彼此不混合的方式对表面上具有凹部的衬底进行多次供给，从而形成第一金属膜；

工序(b)，通过至少将含有第二金属的气体、和与第一还原气体不同的第二还原气体以彼此不混合的方式对衬底进行多次供给，从而在第一金属膜上形成第二金属膜；和

工序(c)，通过对衬底供给蚀刻气体，从而至少将第二金属膜蚀刻。

发明的效果

根据本发明，能够使金属膜对在衬底表面设置的凹部内的填埋处理的品质、生产率提高。

附图说明

[图1]为本发明的一个实施方式中适合使用的衬底处理装置的立式处理炉的概略构成图，是以纵截面图示出处理炉部分的图。

[图2]为本发明的一个实施方式中适合使用的衬底处理装置的立式处理炉的概略构成图，是以图1的A-A线截面图示出处理炉部分的图。

[图3]为本发明的一个实施方式中适合使用的衬底处理装置的控制器的概略构成图，是以框图示出控制器的控制系统的图。

[图4]为示出本发明的一个实施方式的衬底处理顺序的流程图。

[图5](a)为示出形成第一W膜之前的晶片的表面结构的截面放大图，(b)为示出形成第一W膜之后的晶片的表面结构的截面放大图，(c)为示出在第一W膜上形成第二W膜之后的晶片的表面结构的截面放大图，(d)为示出蚀刻途中的晶片的表面结构的截面放大图，(e)为示出蚀刻结束后的晶片的表面结构的截面放大图。

[图6]为示出本发明的一个实施方式的衬底处理顺序的变形例的流程图。

[图7]为示出本发明的一个实施方式的衬底处理顺序的其他变形例的流程图。

[图8]为示出3DNAND的主要部分的截面结构的图。

[图9](a)为示出实施例及比较例中的第一W膜及第二W膜的形成处理的总处理时间的测定结果的图，(b)为示出第一W膜的成膜速率及第二W膜的成膜速率的测定结果的图。

具体实施方式

<本发明的一个实施方式>

以下，使用图1～图4、图5(a)～图5(e)，对本发明的一个实施方式进行说明。