[发明专利]印刷电路板有效
申请号: | 201880053298.9 | 申请日: | 2018-08-06 |
公开(公告)号: | CN110999546B | 公开(公告)日: | 2022-12-06 |
发明(设计)人: | 高桥贤治;新田耕司;酒井将一郎;冈上润一 | 申请(专利权)人: | 住友电气工业株式会社;住友电工印刷电路株式会社 |
主分类号: | H05K1/02 | 分类号: | H05K1/02;H05K1/11;H05K3/40 |
代理公司: | 北京天昊联合知识产权代理有限公司 11112 | 代理人: | 顾红霞;龙涛峰 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 印刷 电路板 | ||
根据本发明的一个实施例的印刷电路板设置有:绝缘层,其具有通孔;导电层,其层叠在通孔的内周面上;以及金属镀层,其层叠在导电层的一个表面上并且层叠在绝缘层的两个表面上,所述一个表面在绝缘层侧表面的相反侧。绝缘层的平均厚度为5μm以上且50μm以下;金属镀层的平均厚度为3μm以上且50μm以下;通孔的孔径从通孔在绝缘层的一个表面中的第一端朝着通孔在绝缘层的另一表面中的第二端逐渐增大;通孔在第一端处的孔径为金属镀层的平均厚度的1.5倍以上且2.5倍以下;并且通孔在第二端处的孔径为通孔在第一端处的孔径的1.1倍以上且2倍以下。
技术领域
本发明涉及一种印刷电路板。本申请要求2017年8月24日提交的日本专利申请No.2017-161416的优先权,并且该日本专利申请的全部内容以引用的方式并入本文。
背景技术
近年来,随着印刷电路板的互连件越来越精细化,要求印刷电路板的薄型化、以及印刷电路板中的导通孔的小型化。
形成印刷电路板中的导通孔的已知方法包括对具有通孔的基板实施电解电镀的方法。专利文献1中披露的基板具有形成在通孔的内周面上的最窄部分。当对该基板实施电解电镀时,镀层从通孔的最窄部分朝向入口堵塞通孔,由此防止在通孔内产生空隙。
相关技术文献
专利文献
专利文献1:日本专利申请公开No.2004-311919
发明内容
根据本发明的一个方面的印刷电路板包括:绝缘层,其具有通孔;导电层,其至少层叠在所述绝缘层的所述通孔的内周面上;以及层部(金属镀层),其层叠在所述导电层的与所述绝缘层相反的表面上并且层叠在所述绝缘层的两个表面上,其中所述绝缘层的平均厚度为5μm以上且50μm以下,其中所述导电层的平均厚度为0.05μm以上且0.5μm以下,其中所述层部的平均厚度为3μm以上且50μm以下,其中所述通孔的孔径从所述通孔在所述绝缘层的一个表面处的第一端朝着所述通孔在所述绝缘层的另一表面处的第二端逐渐增大,其中所述通孔在所述第一端处的孔径为层叠在所述绝缘层的两个表面上的所述金属镀层中的任一个的平均厚度的1.5倍以上且2.5倍以下,并且其中所述通孔在所述第二端处的孔径为所述通孔在所述第一端处的孔径的1.1倍以上且2倍以下。
附图说明
图1是示出根据本公开的一个实施例的印刷电路板的示意性局部剖视图。
具体实施方式
[本发明所要解决的问题]
在通过电解电镀在印刷电路板中形成导通孔的情况下,为了镀层沉积的目的,基板中的通孔的内周面需要具有形成在其上的导电层(即,晶种层)。该导电层通常通过化学镀(electroless plating)形成。由于化学镀需要很长时间,因此从生产效率的角度而言,优选形成薄的导电层。然而,当形成在通孔的内周面上的导电层变薄时,导电层的电阻增加,这产生了在电解电镀期间镀层与导电层的附着不足的风险。在印刷电路板是诸如柔性印刷电路板等薄板的情况下,如果镀层没有充分地附着到导电层,则镀层可能由于印刷电路板的变形所引起的应力而断裂或脱落。
本发明鉴于上述情况而作出,其目的在于提供一种印刷电路板,该印刷电路板能够在满足减薄的要求的同时减少导通孔中的空隙的产生,并且能够提高导通孔中的金属镀层的附着性。
[本发明的优点]
本公开的印刷电路板能够在满足减薄的要求的同时减少导通孔中的空隙的产生,并且能够提高导通孔中的金属镀层的附着性。
[本发明的各实施例的描述]
首先,将对本发明的各实施例进行列举和描述。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于住友电气工业株式会社;住友电工印刷电路株式会社,未经住友电气工业株式会社;住友电工印刷电路株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201880053298.9/2.html,转载请声明来源钻瓜专利网。