[发明专利]识别检测到的缺陷中的扰乱及所关注缺陷的系统及方法

说明书

本发明提供用于识别在晶片上检测到的缺陷中的扰乱及所关注缺陷DOI的方法及系统。一种方法包含获取由在测量点的阵列处对所述晶片执行测量的计量工具产生的针对所述晶片的计量数据。在一个实施例中，所述测量点是在于所述晶片上检测所述缺陷之前且独立于在所述晶片上检测到的所述缺陷而确定的。所述方法还包含相对于所述晶片上的所述测量点的位置而确定在所述晶片上检测到的所述缺陷的位置，及基于相对于所述测量点的所述位置而确定的所述缺陷的所述位置来将计量数据作为缺陷属性指派给所述缺陷。另外，所述方法包含基于指派给所述缺陷的所述缺陷属性来确定所述缺陷是扰乱还是DOI。

技术领域

本发明大体来说涉及用于识别在晶片上检测到的缺陷中的扰乱及所关注缺陷的方法及系统。

背景技术

以下说明及实例并不由于其包含于此章节中而被认为是现有技术。

制作半导体装置(例如，逻辑装置及存储器装置)通常包含使用众多半导体制作过程来处理衬底(例如，半导体晶片)，以形成半导体装置的各种特征及多个层级。举例来说，光刻是涉及将图案从光罩转印到布置于半导体晶片上的抗蚀剂的半导体制作过程。半导体制作过程的额外实例包含但不限于化学机械抛光(CMP)、蚀刻、沉积及离子植入。可将多个半导体装置制作成单个半导体晶片上的布置中，且然后将其分离成个别半导体装置。

在半导体制造过程期间的各种步骤处使用检验过程来检测晶片上的缺陷以促成制造过程的较高合格率且因此促成较高利润。检验一直以来均是制作例如IC等半导体装置的重要部分。然而，随着半导体装置尺寸减小，检验对于成功制造出可接受的半导体装置变得更加重要，这是因为较小缺陷便可能会导致装置出故障。

然而，随着设计规则缩小，半导体制造过程可更接近于对所述过程的性能能力的极限而操作。另外，随着设计规则缩小，较小缺陷便可对装置的电参数造成影响，这促使更敏感的检验。因此，随着设计规则缩小，通过检验检测到的潜在合格率相关缺陷的群体极大增多，且通过检验检测到的扰乱缺陷的群体也极大增加。

相对高扰乱率是常见问题且会阻止足够热地运行(即，达到本底噪声(noisefloor))来发现基本上小的缺陷。识别扰乱缺陷通常是找到正确扰乱抑制技术的关键。可使用扫描电子显微镜(SEM)图像来将光学图像与SEM图像关联起来以找出扰乱缺陷的来源，但这是漫长且耗时的过程。另外，通常扰乱缺陷在SEM图像中是不可见的，这使得无法预测扰乱缺陷被引入于哪一层及哪一经图案化特征中。作为替代方案，可对扰乱缺陷执行透射电子显微镜(TEM)横切，但这是基本上耗时的技术，且基本上难以发现扰乱缺陷的位置。

因此，开发用于识别在晶片上检测到的缺陷中的扰乱及所关注缺陷的不具有上文所描述的缺点中的一或多者的系统及/或方法将是有利的。

发明内容

对各种实施例的以下说明决不应被视为限制所附权利要求书的标的物。

一个实施例涉及一种经配置以识别在晶片上检测到的缺陷中的扰乱及所关注缺陷(DOI)的系统。所述系统包含检验子系统，所述检验子系统至少包含能量源及检测器。所述能量源经配置以产生被引导到晶片的能量。所述检测器经配置以检测来自所述晶片的能量且响应于所述所检测到的能量而产生输出。所述系统还包含经配置以通过对所述输出应用缺陷检测方法来在所述晶片上检测缺陷的一或多个计算机子系统。所述一或多个计算机子系统还经配置以获取所述晶片的计量数据。所述计量数据是由在所述晶片上的测量点的阵列处对所述晶片执行测量的计量工具针对所述晶片而产生的。所述晶片上的所述测量点的密度小于所述晶片上的检验点的密度，所述检测器在对所述晶片进行检验期间在所述检验点处产生所述输出。