[发明专利]具有竖直浮栅的NOR存储器单元

权利要求书

1.一种电可擦除可编程非易失性存储器单元，包括：

半导体衬底，所述半导体衬底具有第一衬底区域以及在横向方向上与所述第一衬底区域分开的沟槽区域，所述沟槽区域包括与所述半导体衬底中的沟槽相邻的底部部分和侧壁部分；

沟道区域，所述沟道区域位于所述第一衬底区域和所述沟槽区域的所述底部部分之间，所述沟道区域具有：

第一沟道部分，所述第一沟道部分与所述第一衬底区域相邻；

第二沟道部分，所述第二沟道部分与所述第一沟道部分和所述沟槽区域相邻；以及

第三沟道部分，所述第三沟道部分与所述第二沟道部分相邻并包括所述沟槽区域的所述侧壁部分；

导电控制栅，所述导电控制栅与所述第一沟道部分绝缘并设置在所述第一沟道部分之上，但是不在所述第二沟道部分与所述第三沟道部分之上；

导电浮栅，所述导电浮栅与所述沟槽区域的所述底部部分和所述侧壁部分绝缘，所述浮栅具有：

第一浮栅部分，所述第一浮栅部分设置在所述沟槽内部；以及

第二浮栅部分，所述第二浮栅部分比所述第一浮栅部分更长、设置在所述沟槽上方并远离所述沟槽延伸，所述第二浮栅部分在第一端电连接到所述第一浮栅部分并且在第二端具有末端；

绝缘区域，所述绝缘区域设置在所述控制栅和所述第二浮栅部分之间在所述第二沟道部分之上；

导电源极线，所述导电源极线电连接至所述沟槽区域，所述源极线远离所述衬底延伸并与所述浮栅形成第一电容耦合；

介电层，所述介电层位于所述浮栅和所述源极线之间；以及

导电擦除栅，所述导电擦除栅与所述第二浮栅部分的所述末端绝缘并设置在所述第二浮栅部分的所述末端之上。

2.根据权利要求1所述的电可擦除可编程非易失性存储器单元，其中，所述源极线包括：

第一源极线部分，所述第一源极线部分设置在所述沟槽内部并电连接到所述沟槽区域的所述底部部分，以及

第二源极线部分，所述第二源极线部分设置在所述第一源极线部分上方，所述第二源极线部分比所述第一源极线部分更重度掺杂，并且所述第二源极线部分由所述介电层与所述第二浮栅部分分离。

3.根据权利要求1-2中的任一项所述的电可擦除可编程非易失性存储器单元，其中，所述第一浮栅部分和所述第二浮栅部分相对于所述衬底的水平表面竖直定向。

4.根据权利要求1-2中任一项所述的电可擦除可编程非易失性存储器单元，其中，所述擦除栅与所述浮栅形成第二电容耦合，并且其中，所述第一电容耦合大于所述第二电容耦合。

5.根据权利要求4所述的电可擦除可编程非易失性存储器单元，其中，所述第一电容耦合以至少5∶1的比率大于所述第二电容耦合。

6.根据权利要求1-2中任一项所述的电可擦除可编程非易失性存储器单元，其中，所述控制栅与所述浮栅形成第三电容耦合，并且其中，所述第一电容耦合大于所述第三电容耦合。

7.根据权利要求6所述的电可擦除可编程非易失性存储器单元，其中，所述第一电容耦合以至少5∶1的比率大于所述第三电容耦合。

8.根据权利要求1-2中任一项所述的电可擦除可编程非易失性存储器单元，还包括：

擦除栅绝缘区域，所述擦除栅绝缘区域设置在所述擦除栅和所述第二浮栅部分的所述末端之间，所述擦除栅绝缘区域具有允许电子从所述第二浮栅部分的所述末端隧穿至所述擦除栅的厚度。

9.根据权利要求8所述的电可擦除可编程非易失性存储器单元，其中，所述擦除栅绝缘区域与所述第二浮栅部分的所述末端结合允许在向所述擦除栅施加不大于10V时电子隧穿。

10.根据权利要求1-2中任一项所述的电可擦除可编程非易失性存储器单元，包括设置在所述第二沟道部分和所述浮栅之间的绝缘区域，其中，设置在所述第二沟道部分和所述浮栅之间的所述绝缘区域具有在编程操作期间允许在所述第二沟道部分中行进的电子正面注入到所述浮栅的横向厚度。