[发明专利]具有竖直浮栅的NOR存储器单元

说明书

电可擦除可编程非易失性存储器单元包括：半导体衬底，其具有第一衬底区域以及在横向方向上与第一衬底区域分开的沟槽区域；沟道区域，其位于第一衬底区域和沟槽区域的底部部分之间；导电控制栅，其与第一沟道部分绝缘并设置在第一沟道部分之上；导电浮栅，其与沟槽区域的底部部分和侧壁部分绝缘；绝缘区域，其在控制栅和第二浮栅部分之间设置在第二沟道部分之上；导电源极线，其与浮栅绝缘并电连接到衬底的沟槽区域；以及导电擦除栅，其与浮栅的末端绝缘并设置在浮栅的末端之上。

技术领域

本申请总体涉及半导体存储器装置，包括但不限于具有竖直浮栅的电可编程且可擦除非易失性存储器单元，有时称为NOR存储器单元。

背景技术

在对非易失性半导体存储器单元阵列(例如，其中每个存储器单元均具有浮栅和控制栅的堆叠栅存储器单元)进行编程时，为了将电子“注入”到浮栅上，在耗尽区域中行进的加速电子必须与衬底中的杂质或晶格缺陷碰撞以在朝向浮栅的方向上产生动量。此外，只有那些在浮栅的方向上具有足够速度以克服硅氧化物界面(即，衬底-栅氧化物界面)处的能垒加上横跨浮栅氧化物的电势变化的电子才能被注入到浮栅上。结果，耗尽区域中来自编程电流的仅小百分比的电子(例如，百万分之一的数量级)才具有足够的能量被注入到浮栅上。

另外，编程电子经常在耗尽区域中经历对浮栅的方向不利的电场。电场使电子远离浮栅沿各种方向加速。结果，来自编程电流的仅小百分比的电子才具有足够的能量来克服不利的电场并被注入到浮栅上。

发明内容

因此，需要提高诸如NOR存储器单元的非易失性存储器单元的编程效率。这种方法和装置可选地补充或替代用于编程、擦除以及读取非易失性存储器单元中的数据的常规方法和装置。这种方法和装置通过将竖直定向浮栅的第一部分设置在衬底中的沟槽内来提高非易失性存储器单元的编程效率，这在编程期间将浮栅置于电子电流的路径中。将浮栅的一部分设置在编程电流的路径中允许电子沿其已行进所沿的路径的方向进行加速，这使得更多的电子(例如，编程电流中的大部分电子)具有适当动量定向(在本文中有时称为“足够的能量”)而被注入到浮栅上。

这种方法和装置通过将竖直定向浮栅的第二部分设置在沟槽外部并且与绝缘层相邻—所述绝缘层足够宽以在衬底中没有介电击穿的情况下维持沿浮栅的方向的有利电场、将编程电流中的电子吸引到衬底表面、从而进一步将电子保持在通向浮栅的轨迹上而进一步提高了非易失性存储器单元的编程效率，这进一步使得更多的电子(例如，编程电流中的大部分电子)具有足够的能量而被注入浮栅上。

根据一些实施例，电可擦除可编程非易失性存储器单元(有时称为NOR存储器单元)包括半导体衬底，该半导体衬底具有第一衬底区域以及在横向方向上与第一衬底区域分开的沟槽区域，其中沟槽区域具有底部部分以及与半导体衬底中的沟槽相邻的侧壁部分。该存储器单元还包括位于第一衬底区域和沟槽区域的底部部分之间的沟道区域，该沟道区域具有与第一衬底区域邻的第一沟道部分、与第一沟道部分和沟槽区域相邻的第二沟道部分、以及与第二沟道部分相邻并包括沟槽区域的侧壁部分的第三沟道部分。为了本公开的目的，“沟道区域”和“沟道部分”用于描述在某些情况下电子流过的区域或路径。该存储器单元还包括与第一沟道部分绝缘并设置在该第一沟道部分之上(over)的导电控制栅以及与沟槽区域的底部部分和侧壁部分绝缘的导电浮栅。浮栅包括设置在沟槽内部的第一浮栅部分以及比第一浮栅部分更长、设置在沟槽上方(above)且远离沟槽延伸的第二浮栅部分。第二浮栅部分在第一端电连接至第一浮栅部分并且在第二端具有末端。末端的第一部分具有比末端的第二部分更小的横截面。该存储器单元还包括：绝缘区域，其设置在控制栅和第二浮栅部分之间在第二沟道部分之上；以及导电源极线，其电连接至沟槽区域，该源极线远离衬底(例如，远离沟槽的底部)延伸并形成与浮栅的第一电容耦合。该存储器单元还包括位于浮栅和源极线之间的介电层以及与第二浮栅部分的末端绝缘并设置在第二浮栅部分的该末端之上的导电擦除栅。

附图说明

为了更好地理解各种所描述的实施例，应结合以下附图参考以下实施例的描述，其中，在整个附图中，相同的附图标记指代对应的部分。