[发明专利]半导体元件的安装构造以及半导体元件与基板的组合

说明书

半导体元件的安装构造由具有元件电极的半导体元件与具有基板电极的基板经由所述元件电极与所述基板电极连接而成，该基板电极设于与所述半导体元件对置的一侧的面的与所述元件电极对置的位置，所述元件电极以及所述基板电极的一方是在前端部具有焊料层的第一突起电极，所述元件电极以及所述基板电极的另一方是在表面具有一个或两个以上的金属凸部的第一电极焊盘，所述第一电极焊盘所具有的所述金属凸部穿入所述第一突起电极所具有的所述焊料层，所述第一电极焊盘所具有的所述金属凸部的底部面积相对于所述第一电极焊盘的面积为70％以下、或者相对于在所述前端部具有焊料层的第一突起电极的所述焊料层的最大截面积为75％以下。

技术领域

本发明涉及半导体元件的安装构造以及半导体元件与基板的组合。

背景技术

以往，作为将半导体元件安装于基板的方法，已知有使用金线等金属细线的引线键合连接方式。另一方面，为了应对针对半导体装置的小型化、轻薄化、高功能化、高集成化、高速化等的要求，正在推广经由被称作凸块的导电性突起将半导体元件与基板连接的倒装芯片连接方式(FC连接方式)。FC连接方式为了连接半导体元件与基板，被广泛用于BGA(Ball Grid Array：球栅阵列)、CSP(Chip Size Package：芯片尺寸封装)等。COB(Chip OnBoard：板上芯片封装)型的连接方式也相当于FC连接方式。另外，FC连接方式也被广泛用于连接半导体元件间的COC(Chip On Chip：芯片内建芯片)型的连接方式(例如参照专利文献1)。

为了应对半导体装置的进一步的小型化、轻薄化以及高功能化的要求，正在普及通过上述连接方式进行了层叠化以及多级化的芯片堆叠型封装以及POP(Package OnPackage：封装体叠层)。另外，TSV(Through-Silicon Via：硅通孔)方式也开始被广泛普及。这种层叠化以及多级化技术由于三维地配置半导体元件等，因此与二维地配置半导体元件等的方法相比，能够减小封装面积。特别是，TSV技术对于半导体的性能提高、噪声降低、安装面积的削减以及省电力化也是有效的，作为下一代的半导体布线技术而被关注。

在包括凸块或布线的连接部中使用了导电材料。作为导电材料的具体例，可列举焊料、锡、金、银、铜、镍以及含有多种这些物质的金属材料。若在构成连接部的金属的表面生成氧化膜、或附着氧化物等杂质，则要连接的电路部件间的连接性以及绝缘可靠性降低，存在损害采用上述连接方式的优点的隐患。作为抑制这种不良情况的方法，可列举在连接前对基板表面以及半导体元件的表面的至少一方施以OSP(Organic SolderabilityPreservatives：有机可焊性保护剂)处理中所使用的预焊剂、防锈处理剂等而进行预处理的方法。但是，在预处理后预焊剂、防锈处理剂等残留于连接部，也存在因残留的预焊剂、防锈处理剂等恶化而连接部的连接可靠性降低的情况。

另一方面，通过用半导体用粘合剂密封半导体元件与基板的连接部的方法，能够一并进行电路部件间的电连接和连接部的密封。因此，可抑制连接部中所使用的金属的氧化、杂质向连接部的附着等，能够保护连接部免受外部环境的影响。因而，能够有效地提高连接性、绝缘可靠性、作业性、生产性等。

另外，在用FC连接方式制造半导体装置时，有时源于半导体元件与基板的热膨胀系数之差或半导体元件彼此的热膨胀系数之差的热应力集中在连接部而引起连接不良。为了避免引发源于热膨胀系数之差的连接不良，用粘合剂组合物密封邻接的两个电路部件(半导体元件、基板等)的空隙是有效的。特别是，在半导体元件与基板中大多使用热膨胀系数不同的成分，因此要求利用粘合剂组合物密封半导体装置来提高耐热冲击性。

使用了粘合剂组合物的FC连接方式能够大致分为Capillary-Flow方式和Pre-Applied方式(例如，参照专利文献2～6)。Capillary-Flow方式是在半导体元件以及基板的连接后，通过毛细管现象在半导体元件以及基板间的空隙注入液状的粘合剂组合物的方式。Pre-Applied方式是在半导体元件以及基板的连接前，在对半导体元件或基板上供给了糊状或膜状的粘合剂组合物之后连接半导体元件与基板的方式。