[发明专利]片状基板及片状基板的制造方法

说明书

在第一表面(S1)上设置空腔(CV)和金属化膜(15)。第一及第二接地电极层(21、22)与第一及第二外部电极层(51、52)设置在第二表面(S2)上。在多个单位结构的每一个中，第一及第二接地电极层(21、22)与金属化膜(15)电连接。第一及第二元件焊盘(41、42)设置在空腔(CV)内。第一及第二外部电极层(51、52)分别与第一及第二元件焊盘(41、42)电连接。城堡型电极(70)与第一至第四单位结构(9A～9D)的每一个相接。城堡型电极(70)与第一及第二外部电极层(51、52)的每一个电切断。

技术领域

本发明涉及一种片状基板及片状基板的制造方法，尤其涉及一种被分割为封装体的片状基板及其制造方法。

背景技术

为了气密地收纳半导体元件及压电振动元件等电气元件，有时使用陶瓷封装体。收纳有电子部件的陶瓷封装体被组装于便携式电话及智能手机等通信设备、以及平板电脑及个人电脑等信息设备这样的电子装置。

作为高效地制造多个封装体的方法，存在使用包含被分割为这些封装体的多个单位结构的片状基板(多电子部件基板)的方法。在该情况下，向一体化为片状基板的多个封装体安装电气元件。接下来，各封装体通过安装盖体而被密封。接下来，将片状基板分割为多个封装体。例如，根据日本特开2017-22334号公报(专利文献1)，在多个陶瓷封装体排列的母基板设置有V字状的分割槽，通过使用该分割槽的分割，能够从一个母基板得到多个封装体。

陶瓷封装体具有适当布线的多个电极。这些电极通常需要镀覆处理。为了以低成本进行镀覆处理，优选在分割为多个封装体之前的片状基板上进行电解镀覆处理。为了进行电解镀覆处理，需要将各电极与镀覆处理用的电源电连接。因此，在片状基板中多个电极全部相互短路。在这样实施了镀覆处理的片状基板上安装电气元件。但是，在保持上述短路状态的状态下，无法进行针对安装在片状基板的各封装体的电气元件的电气检查。当将片状基板分割为各封装体时，上述短路的电气路径随之被切断，因此能够进行电气检查。但是，在分割后的检查中，需要对相互分离的多个封装体进行排列的作业。因此，如果能够在分割前进行电气检查，则能够进行更高效的检查。因此，需要以不分割片状基板的方式切断电解镀覆处理所需但妨碍电气检查那样的电气路径。

例如，根据日本特开2010-11116号公报(专利文献2)，片状基板具有：以矩阵状排列的多个容器体部(封装体)；以及与它们相邻的余量部。余量部配置在其相邻的两个容器体之间。在余量部配置有电解镀覆用布线图案，利用该布线进行电解镀覆。接下来，在片状基板上搭载压电振动元件，进而接合盖体。接下来，使用激光来切断配置于余量部的电解镀覆用布线图案。接下来，测定压电振动元件的阻抗特性。接下来，通过分割片状基板，得到压电振荡器。在分割片状基板时，从成为压电振荡器的部分切掉余量部。

现有技术文献

专利文献

专利文献1：日本特开2017-022334号公报

专利文献2：日本特开2010-011116号公报

发明内容

发明所要解决的课题

根据上述日本特开2010-11116号公报的技术，在分割片状基板时，需要去除位于容器体部(封装体)之间的余量部。因此，与分割直接相邻的封装体相比，分割工序繁杂。此外，难以抑制余量部的面积，使用片状基板能够制作的封装体的数量减少与该面积相应的量。因此，使用片状基板制造封装体的效率变低。

本发明为了解决以上那样的课题而作，其目的在于提供一种能够在片状基板的分割前对各封装体进行电气检查的同时能够提高封装体的制造效率的片状基板及片状基板的制造方法。

用于解决课题的技术方案