[发明专利]半导体存储器装置

说明书

本发明提供用于使用集成式测试数据路径进行存储器I/O测试的技术。在实例中，一种用于操作存储器设备的输入/输出数据路径的方法可包含：在第一模式期间，在所述存储器设备的第一通道的数据端子处经由第一数据路径从所述第一通道的存储器阵列接收非测试信息；在第一测试模式期间，在所述第一通道的所述数据端子处从第一额外数据路径接收第一测试信息，所述第一额外数据路径耦合所述第一通道与所述存储器设备的第二通道，并且其中所述存储器设备的接口裸片包含所述第一数据路径及所述额外数据路径。

优先权申请案

本申请案主张2017年8月22日提出申请的第15/683,430号美国申请案的优先权权益，所述美国申请案以其全文引用方式并入本文中。

背景技术

环回测试已用于评估大规模集成(LSI)电路的输入及输出(I/O)端子操作的操作。然而，对一些形式的存储器执行环回测试是困难的。举例来说，对于应用于组合到系统级封装(SIP)中的装置的非组件形式的存储器、具有大数目个I/O的存储器或高速存储器，此测试是困难的，因为难以在外面测试装备或外部测试板上进行配置。当存储器经配置用于SIP时，因为可存取性且因为外部I/O连接的大数目及密度，若干个存储器I/O无法经受经由外部测试装备进行直接测试。为提供可配置环回测试的测试装备，将需要SIP系统的不合意扩大及显著成本。此扩大将由提供与I/O端子的可靠物理连接性或由容纳额外端子或特殊电路系统以用于产生及收集所测试I/O电路的测试数据造成。

对于例如高带宽存储器(HBM)的多个存储器系统，其中裸DRAM经堆叠且与存储器控制器一起安装于衬底(例如硅(Si)中介层)上，当到I/O的测试接口可包含直径为25μm的1280或更多个微凸块(μ凸块)时，可靠地配置及执行(举例来说)8通道经堆叠存储器子系统的探针测试是困难且资源昂贵的。

附图说明

在图式(其未必按比例绘制)中，相似编号可在不同视图中描述类似组件。具有不同字母后缀的相似编号可表示类似组件的不同例子。图式大体上以实例方式而非限制方式图解说明本文件中所论述的各种实施例。

图1A及1B大体上图解说明常规外部环回测试系统。

图2A到2C大体上图解说明用于单半导体多通道存储器装置的两个通道的实例I/O逻辑电路，所述单半导体多通道存储器装置允许在无需芯片外数据路径的情况下对每一通道的I/O逻辑电路执行环回测试。

图3大体上图解说明可装运到供应商以便集成到存储器系统中的实例存储器子系统。

图4大体上图解说明实例存储器封装。

图5A到5C大体上图解说明用于经堆叠多通道存储器子系统的两个通道的实例I/O逻辑电路，所述经堆叠多通道存储器子系统允许在无需电路外数据路径的情况下对每一通道的I/O逻辑电路执行环回测试。

图6大体上图解说明用于在进行I/O环回测试时操作经堆叠存储器子系统的实例方法的流程图。

具体实施方式