[发明专利]用于3D NAND可扩展性的多层堆叠

说明书

本文所描述的实施方式涉及用于制造半导体器件(诸如存储器器件等等)的方法和材料。在一个实施方式中，存储器层堆叠包括具有不同的蚀刻速率的材料，其中选择性地去除一种材料以在器件结构中形成气隙。在另一个实施方式中，存储器层堆叠的含硅材料被掺杂或制造为硅化物材料。在另一个实施方式中，氮化硅材料用作在存储器层堆叠的含氧化物层和含硅层之间的界面层。

背景技术

领域

本公开的实施方式总体涉及用于形成半导体器件的方法和材料。更具体地，本文所描述的实施方式涉及用于三维(3D)与非(NAND)可扩展性的多层堆叠。

相关技术描述

存储器和其他半导体器件的设计在近年来已经经历快速发展。当前存储器器件能够在不被施加有电压的情况下将存储的数据保持非常长的时间段，并且这种存储器器件的读取速率相对高。擦除存储的数据并将数据重写到存储器器件中相对容易。因此，存储器器件已经广泛地用在微型计算机、以及自动控制系统等中。为了增大存储器器件的位密度和降低其每位成本，已经发展3D NAND(三维与非)存储器器件。还在发展其他存储器器件(诸如ReRAM(电阻随机存取存储器))、以及高级硬掩模材料，以进一步促成半导体工业的进展。

3D NAND技术在研究竖直栅极3D存储器单元，以在存储器单元层的数量的增加时降低成本。氧化物/硅和氧化物/氮化物堆叠因材料集成优点而是有用的，但是，随着存储器单元层的数量的增加，层的厚度成为限制因素。因此，减小存储器单元层的厚度是所期望的，然而，氧化物质量(即，击穿电压)、硅电阻率、以及高深宽比蚀刻的问题在减小层厚度的情况下仍然存在。

因此，本领域中需要的是用于制造半导体器件的改善的方法和材料。更具体地，需要的是用于3D NAND可扩展性的多层堆叠。

发明内容

在一个实施方式中，提供了一种存储器器件制造方法。所述方法包括在交替的绝缘体层和存储器单元层的堆叠中形成孔。所述绝缘体层包括设置在多个第一氧化物材料层之间的第二氧化物材料层。去除每个存储器单元层的第一部分以形成多个第一空腔，在所述多个第一空腔中沉积电荷阱材料，并且去除每个存储器单元的第二部分以形成多个第二空腔。在所述第二空腔中的每个内形成控制栅极，并且去除所述第二氧化物材料以形成气隙。

在另一个实施方式中，提供了一种存储器器件制造方法。所述方法包括在交替的绝缘体层和存储器单元层的堆叠中形成孔。所述绝缘体层包括设置在多个第一氧化物材料层之间的氮化物材料层。去除每个存储器单元层的第一部分以形成多个第一空腔，在所述多个第一空腔中沉积电荷阱材料，并且去除每个存储器单元的第二部分以形成多个第二空腔。在所述第二空腔中的每个内形成控制栅极，并且去除所述氮化物材料以形成气隙。

在又一个实施方式中，提供了一种三维NAND器件。所述器件包括：第一存储器单元，所述第一存储器单元耦接到栅极氧化物层；以及第二存储器单元，所述第二存储器单元耦接到所述栅极氧化物层。气隙设置在所述第一存储器单元与所述第二存储器单元之间，并且氧化物材料层设置在所述第一存储器单元和所述第二存储器单元的与所述气隙相邻的表面上。

附图说明

为了能够详细地理解本公开的上述特征的方式，可以参考实施方式来提供以上简要地概述的本公开的更特定的描述，实施方式中的一些在附图中示出。然而，应注意，附图仅示出了示例性实施方式，并且因此不应视为对范围的限制，因为本公开可以允许其他等效实施方式。

图1是常规的三维(3D)NAND存储器器件的一部分的示意性剖视图。

图2示出了根据本公开的实施方式的3D NAND存储器器件的一部分的示意性剖视图。

图3是根据本公开的各种实施方式的用于在3D NAND存储器器件中形成存储器单元的工艺操作的流程图。