[发明专利]差分输入级

说明书

在一些实施例中，一种差分输入级包含第一n型金属氧化物半导体晶体管NMOS对(220)，所述第一NMOS对耦接到第一输入(IN1)和第二输入(IN2)；第二NMOS对(205)，所述第二NMOS对耦接到所述第一输入(IN1)、第一输出节点(285)、所述第二输入(IN2)和第二输出节点(290)；第一二极管(235)，所述第一二极管耦接到所述第一NMOS对(220)和所述第一输出节点(285)；第二二极管(240)，所述第二二极管耦接到所述第一NMOS对(220)和所述第二输出节点(290)；以及级联电流源(120)，所述级联电流源耦接到所述第一NMOS对(220)和所述第二NMOS对(205)。

背景技术

放大器是接收输入信号并且至少部分地根据输入信号生成输出信号的电路。放大器可以使输出信号相对于输入信号的值增大、减小或保持基本上不变。为了在由放大器接收到输入信号时对其进行处理，放大器可以包含输入级。

发明内容

在一些实施例中，一种差分输入级包含第一n型金属氧化物半导体晶体管(NMOS)对，所述第一NMOS对耦接到第一输入和第二输入；第二NMOS对，所述第二NMOS对耦接到所述第一输入、第一输出节点、所述第二输入和第二输出节点；第一二极管，所述第一二极管耦接到所述第一NMOS对和所述第一输出节点；第二二极管，所述第二二极管耦接到所述第一NMOS对和所述第二输出节点；以及级联电流源，所述级联电流源耦接到所述第一NMOS对和所述第二NMOS对。

在一些实施例中，放大器包含差分输入级和输出级。所述差分输入级包含第一NMOS对，所述第一NMOS对耦接到第一输入和第二输入；第二NMOS对，所述第二NMOS对耦接到所述第一输入、所述第二输入、第一输出节点和第二输出节点；第一二极管，所述第一二极管耦接在所述第一NMOS对与所述第一输出节点之间；第二二极管，所述第二二极管耦接在所述第一NMOS对与所述第二输出节点之间；以及级联电流源，所述级联电流源耦接在所述第一NMOS对、所述第二NMOS对与接地电压电位之间。所述输出级耦接到所述第一输出节点和所述第二输出节点。所述输出级包含至少一个晶体管，所述至少一个晶体管被配置成放大所述差分输入级的在所述第一输出节点和第二输出节点处的输出，以产生放大器输出。

在一些实施例中，差分输入级包含第一二极管，所述第一二极管具有第一阳极，所述第一阳极耦接到第一输出节点；以及第二二极管，所述第二二极管具有第二阳极，所述第二阳极耦接到第二输出节点。所述差分输入级进一步包含第一NMOS差分放大器，所述第一NMOS差分放大器包含第一NMOS晶体管，所述第一NMOS晶体管包含耦接到第一输入的第一栅极端、耦接到所述第一二极管的阴极的第一漏极端和耦接到第一节点的第一源极端。所述第一NMOS差分放大器进一步包含第二NMOS晶体管，所述第二NMOS晶体管包含耦接到第二输入的第二栅极端、耦接到所述第二二极管的阴极的第二漏极端和耦接到所述第一节点的第二源极端。所述差分输入级进一步包含第二NMOS差分放大器，所述第二NMOS差分放大器包含第三NMOS晶体管，所述第三NMOS晶体管包含耦接到所述第一输入的第三栅极端、耦接到所述第一输出节点的第三漏极端和耦接到第二节点的第三源极端。所述第二NMOS差分放大器进一步包含第四NMOS晶体管，所述第四NMOS晶体管包含耦接到所述第二输入的第四栅极端、耦接到所述第二输出节点的第四漏极端和耦接到所述第二节点的第四源极端。所述差分输入级进一步包含级联电流源，所述级联电流源耦接在所述第一节点、所述第二节点与接地电压电位之间。

附图说明

图1是根据各个实施例的说明性差分输入级的框图。

图2是根据各个实施例的说明性差分输入级的示意图。

图3是根据各个实施例的说明性放大器的示意图。

具体实施方式