[发明专利]用于存储器装置中的命令同步的技术

权利要求书

1.一种设备，其包括：

时钟输入缓冲器，其经配置以接收时钟信号；

延迟锁定环路电路，其经配置以产生延迟信息和时延信息；

时钟启用控制电路，其耦合在所述时钟输入缓冲器与所述延迟锁定环路电路之间并且经配置以在第一和第二状态中的选定一者中操作；

控制电路系统，其经配置以至少部分地基于所述延迟信息和所述时延信息产生第一控制信号和第二控制信号，其中所述第一控制信号和所述第二控制信号经配置以将所述设备置于多个操作模式中的相应操作模式中；且

其中所述第一状态使得响应于读取命令以及写入命令中的至少一个的发布允许所述时钟信号到达所述延迟锁定环路电路，并且所述第二状态使得早于所述读取命令以及所述写入命令中的任一个的发布允许所述时钟信号到达所述延迟锁定环路电路。

2.根据权利要求1所述的设备，其中所述第二状态使得响应于早于所述读取命令以及所述写入命令中的任一个的所述发布而发布的有效命令允许所述时钟信号到达所述延迟锁定环路电路。

3.根据权利要求1所述的设备，其中所述时钟启用控制电路进一步经配置以接收所述第一控制信号，当所述第一控制信号在第一电平时选择所述第一状态，并且当所述第一控制信号在第二电平时选择所述第二状态。

4.根据权利要求3所述的设备，其中所述控制电路系统进一步经配置以至少部分地通过如下步骤来控制所述设备的所述相应操作模式：

接收所述延迟信息和所述时延信息；

基于所述延迟信息和所述时延信息计算所述控制电路系统的输出值；以及

基于所述控制电路系统的所述输出值提供所述第一控制信号和所述第二控制信号以设置所述相应操作模式。

5.根据权利要求4所述的设备，其中所述时延信息包括列地址选通时延以及列地址选通写入时延。

6.根据权利要求1所述的设备，其进一步包括命令解码器以及计时电路，

其中所述命令解码器经配置以对所述读取命令以及所述写入命令中的每一个进行解码并且提供经解码命令，以及

其中所述计时电路经配置以使所述经解码命令与所述时钟信号同步。

7.根据权利要求6所述的设备，其中所述计时电路进一步经配置以通过与所述时钟信号同步来改变所述经解码命令的计时。

8.一种设备，其包括：

控制电路系统，其经配置以：

从延迟锁定环路电路接收延迟信息和时延信息；

基于所述延迟信息和所述时延信息产生第一控制信号以及第二控制信号，其中所述第一控制信号以及所述第二控制信号经配置以将所述设备置于多个操作模式中的相应操作模式中；

时钟启用控制电路，其经配置以接收对应于读取命令或写入命令的读取命令信号或写入命令信号、对应于激活命令的有效经解码信号、时钟信号以及所述第一控制信号，其中至少部分地基于所述第一控制信号的状态产生所述时钟启用控制电路的输出；

其中所述延迟锁定环路电路经配置以接收所述时钟启用控制电路的所述输出；以及

计时电路，其耦合于所述延迟锁定环路电路和所述时钟启用控制电路，其中所述计时电路经配置以：

接收命令信号、所述时钟信号以及所述第二控制信号；以及

基于所述第二控制信号的状态产生输出。

9.根据权利要求8所述的设备，其中所述第一控制信号的所述状态致使所述时钟启用控制电路操作于第一状态或第二状态中，其中所述时钟启用控制电路在所述第一状态中允许所述时钟信号响应于命令的发布而到达所述延迟锁定环路电路，且其中所述时钟启用控制电路在所述第二状态中允许所述时钟信号先于所述命令的所述发布而到达所述延迟锁定环路电路。