[发明专利]用于存储器装置中的命令同步的技术

说明书

一种设备，例如存储器装置，其包含用以使各种内部信号与内部时钟信号同步以通过各种操作模式确保所述存储器装置的恰当的功能性的电路和技术。提供时钟启用控制电路以控制延迟锁定环路电路的输入以基于特定类型的命令输入以及各种控制信号的状态提供锁定状况以允许基于所述内部时钟信号的时钟循环的长度的多个锁定状况以及调节。

技术领域

本文中所描述的实施例大体上涉及存储器装置的领域。更确切地说，当前实施例包含用于存储器装置中的命令同步的一或多个系统、装置和方法。

背景技术

此章节意图向读者介绍可能涉及本发明的各种方面的技术的各种方面，这些方面在下文中有所描述和/或主张。相信此论述有助于向读者提供背景信息以促进对本发明的各种方面的更好的理解。因此，应理解，应鉴于此来阅读这些陈述，而不是作为对现有技术的认可。

在半导体存储器中，存储器装置的恰当的操作是基于各种内部命令和时钟信号的正确的计时的。举例来说，在从存储器装置读取数据中，对数据路径电路系统进行计时以提供(例如输出)读取数据的内部时钟信号应该与内部读取命令信号基本上同时地提供以恰当地使得数据路径电路系统能够输出读取数据。如果内部读取命令信号的计时并不使得数据路径电路系统在内部时钟信号对数据路径电路系统进行计时以在预期的时间输出读取数据时启用，那么读取命令可以被无意地忽略或者由存储器提供的读取数据可能并不正确(例如，数据与另一读取命令相关联)。类似地，在将数据写入到存储器装置中，对数据路径电路系统进行计时以锁存写入数据的内部时钟信号应该配备有与内部写入命令信号特定的计时关系以恰当地使得数据路径电路系统能够提供经锁存的写入数据以用于写入到存储器装置。内部命令和时钟信号的不精确的计时可以引起写入命令被无意地忽略或者不正确的写入数据被提供到存储器装置(例如，写入数据与另一写入命令相关联)。

此外，如已知的，可以选择(例如，编程、期望、使用、给出等)“时延”以设置时间，通常在时钟周期的数目T中，在通过存储器装置的读取命令的接收与当数据由存储器装置输出时之间。也可以选择“写入时延”以设置时间，通常也在T的数目中，在通过存储器装置的写入命令的接收与当写入数据被提供到存储器装置时之间。举例来说，可以选择时延以容纳不同频率(即，不同时钟周期)的时钟信号。

如所了解，存储器装置中的时钟信号的频率越高，则它可以产生正确地计时的内部时钟和命令信号就越具有挑战性。举例来说，存储器时钟信号的频率可以是1GHz或更高。使事情进一步复杂的是多数据速率存储器可在高于存储器时钟信号的速率下提供且接收数据，所述速率可表示可以执行命令的速率。因此，可能需要命令信号与内部时钟信号同步以便维持恰当的计时。多数据速率存储器的实例是在时钟频率的速率的两倍的速率下输出读取数据的一个实例，例如与存储器时钟信号的上升和下降时钟边沿同步输出数据。

因此，为了确保同步存储器装置中的命令同步，某些电路可以提供在存储器装置的输入端处、存储器装置的输出端处以及存储器装置内部。如所了解，额外的电路系统可利用额外的功率。在设计存储器装置的组件以辅助命令和时钟同步中，功率消耗提供可以考虑且每当可能时降低的额外的因素，而不会降低存储器装置和存储器装置中的命令信号的同步的效果。

附图说明

图1是根据本发明的实施例包含控制电路的设备的框图；

图2是根据本发明的实施例的图1的控制块的框图；

图3是根据本发明的实施例的图2的控制块的控制电路(CKT)的部分的框图；

图4是根据本发明的实施例的图3的控制CKT的操作的流程图；

图5说明了根据本发明的实施例可能使用图2的控制块的操作模式的各种信号状态；

图6是根据本发明的实施例的图2的计时电路的框图；

图7是根据本发明的实施例的图2的控制块的3T-S操作模式的时序图；