[发明专利]用于存储器装置的写入操作的决策反馈均衡器调节

权利要求书

1.一种存储器装置，其包括：

输入缓冲器，其经配置以接收数据；及

决策反馈均衡器DFE电路，其包括：

DFE，其经配置以解译来自所述输入缓冲器的所述数据的电平；

DFE缓冲器，其存储之前值以基于所述之前值控制所述DFE；

复位电路，其经配置以将所述DFE缓冲器复位到初始状态；及

抑制电路，其经配置以针对对存储器装置的写入操作之间的间隔抑制使用所述复位电路的复位。

2.根据权利要求1所述的存储器装置，其包括并行化器，所述并行化器经配置以将所述数据从串行格式转换为并行格式以经由所述存储器装置的并行总线传输到存储器单元。

3.根据权利要求2所述的存储器装置，其中所述并行化器包括所述DFE电路。

4.根据权利要求1所述的存储器装置，其中所述抑制电路经配置以在写入操作之间的所述间隔比所述复位电路可恰当复位所述DFE缓冲器所分配的阈值更长时允许所述DFE缓冲器的复位。

5.根据权利要求4所述的存储器装置，其中所述间隔包括小于经编程前同步码持续时间的持续时间。

6.根据权利要求5所述的存储器装置，其中省略所述写入操作的之后写入操作的前同步码。

7.根据权利要求5所述的存储器装置，其中从所述经编程前同步码持续时间减少所述写入操作的之后写入操作的前同步码。

8.根据权利要求1所述的存储器装置，其中所述间隔小于一个时钟循环。

9.根据权利要求8所述的存储器装置，其中当用大于所述时钟循环的持续时间对后同步码进行时省略所述写入操作的之后写入操作的所述后同步码。

10.一种用于操作存储器装置的方法，其包括：

在所述存储器装置处接收连续写入操作；

确定所述连续写入操作之间的持续时间是否超过阈值持续时间；

如果所述持续时间超过所述阈值持续时间，那么使用所述存储器装置的复位电路在所述连续写入操作之间复位决策反馈均衡器DFE缓冲器；及

如果所述持续时间不超过所述阈值持续时间，那么使用抑制电路抑制所述DFE缓冲器的所述复位。

11.根据权利要求10所述的方法，其中所述持续时间包括用于捕获所述连续写入操作的时钟的若干时钟循环。

12.根据权利要求11所述的方法，其中所述阈值持续时间比所述连续写入操作的经编程后同步码持续时间多0.5个循环。

13.根据权利要求11所述的方法，其中在以下时间抑制复位所述DFE缓冲器：

所述持续时间为所述时钟的0个循环；

所述持续时间为所述时钟的1个循环；或

当所述连续写入操作的经编程后同步码为所述时钟的1.5个循环时，所述持续时间为所述时钟的2个循环。

14.根据权利要求11所述的方法，其中发生复位所述DFE缓冲器，除非：

所述持续时间为所述时钟的0个循环；

所述持续时间为所述时钟的1个循环；及

当所述连续写入操作的经编程后同步码为所述时钟的1.5个循环时，所述持续时间为所述时钟的2个循环。

15.根据权利要求11所述的方法，其中所述时钟包括来自所述存储器装置外部的控制器的数据选通。