[发明专利]具有集成高K金属控制栅的非易失性分裂栅存储器单元及制造方法

权利要求书

1.一种在半导体衬底上制造存储器设备的方法，所述半导体衬底具有上表面以及第一区域、第二区域和第三区域，所述方法包括：

使在所述第一区域和所述第三区域中的所述上表面的部分相对于在所述第二区域中的所述上表面的部分形成凹陷；

通过以下方式形成存储器单元：

在所述衬底的所述第一区域中的所述上表面的凹陷部分下方，在所述衬底中形成第一源极区和第一漏极区，所述衬底的第一沟道区在所述第一源极区与所述第一漏极区之间延伸，

形成多晶硅浮栅，所述多晶硅浮栅设置在所述第一沟道区的第一部分上方并且与所述第一沟道区的第一部分绝缘，

形成多晶硅字线栅，所述多晶硅字线栅设置在所述第一沟道区的第二部分上方并且与所述第一沟道区的第二部分绝缘，

形成多晶硅擦除栅，所述多晶硅擦除栅设置在所述第一源极区上方并且与所述第一源极区绝缘，以及

形成金属控制栅，所述金属控制栅设置在所述浮栅上方并且与所述浮栅绝缘；

通过以下方式形成逻辑器件：

在所述衬底的所述第二区域中形成第二源极区和第二漏极区，所述衬底的第二沟道区在所述第二源极区与所述第二漏极区之间延伸，以及

形成金属栅，所述金属栅设置在所述第二沟道区上方并且与所述第二沟道区绝缘；

通过以下方式形成高电压器件：

在所述衬底的所述第三区域中的所述上表面的所述凹陷部分下方，在所述衬底中形成第三源极区和第三漏极区，所述衬底的第三沟道区在所述第三源极区与所述第三漏极区之间延伸，以及

形成多晶硅栅，所述多晶硅栅设置在所述第三沟道区上方并且与所述第三沟道区绝缘。

2.根据权利要求1所述的方法，其中所述金属控制栅由Ti和TiN形成。

3.根据权利要求2所述的方法，其中所述金属控制栅通过至少一个高K介电材料层与所述浮栅绝缘。

4.根据权利要求2所述的方法，其中所述金属控制栅通过设置在一对氧化物层之间的高K介电材料层与所述浮栅绝缘。

5.根据权利要求1所述的方法，其中所述金属栅通过至少一个高K介电材料层与所述第二沟道区绝缘。

6.根据权利要求5所述的方法，其中所述金属栅由TiN形成。

7.根据权利要求1所述的方法，其中形成所述多晶硅字线栅、所述多晶硅擦除栅和所述多晶硅栅包括：

形成多晶硅层，所述多晶硅层位于所述衬底上方并且与所述衬底绝缘；以及

选择性地移除所述第一区域中所述多晶硅层的部分，留下所述多晶硅字线栅和所述多晶硅擦除栅，并且在所述第三区域中留下所述多晶硅栅。

8.根据权利要求1所述的方法，还包括：

在所述第一漏极区、所述第二漏极区和所述第三漏极区上方以及在所述第二源极区和所述第三源极区上方的所述衬底的所述上表面上形成SiGe。

9.根据权利要求1所述的方法，其中使在所述第一区域和所述第三区域中的所述上表面的所述部分形成凹陷包括：

在所述第一区域、所述第二区域和所述第三区域中的所述上表面上方形成绝缘层；

从所述第一区域和所述第三区域移除所述绝缘层，但不从所述第二区域移除所述绝缘层；

在所述第一区域和所述第三区域中氧化所述上表面，但不在所述第二区域中氧化所述上表面。

10.根据权利要求1所述的方法，其中：

所述字线栅通过具有第一厚度的第一绝缘体与所述衬底绝缘；

所述浮栅通过具有第二厚度的第二绝缘体与所述衬底绝缘；

所述多晶硅栅通过具有第三厚度的第三绝缘体与所述衬底绝缘；并且

所述第一厚度小于所述第二厚度，并且所述第二厚度小于所述第三厚度。