[发明专利]具有集成高K金属控制栅的非易失性分裂栅存储器单元及制造方法

说明书

一种存储器设备，该存储器设备包括形成在同一半导体衬底上的存储器单元、逻辑器件和高电压器件。该存储器单元和高电压器件下方的衬底的上表面的部分相对于逻辑器件下方的衬底的上表面部分形成凹陷。该存储器单元包括设置在衬底的沟道区的第一部分上方的多晶硅浮栅，设置在沟道区的第二部分上方的多晶硅字线栅，设置在衬底的源极区上方的多晶硅擦除栅，以及设置在浮栅上方并且通过包括高K电介质的复合绝缘层与浮栅绝缘的金属控制栅。逻辑器件包括设置在衬底上方的金属栅。高电压器件包括设置在衬底上方的多晶硅栅。

相关专利申请

本申请要求2017年12月5日提交的美国临时申请号62/594,976和2018年10月22日提交的美国专利申请号16/166,342的权益。

技术领域

本发明涉及非易失性存储器设备。

背景技术

分裂栅非易失性存储器设备在本领域中是熟知的。例如，美国专利7,927,994公开了分裂栅非易失性存储器单元。图1示出形成在半导体衬底12上的此类分裂栅存储器单元的示例。源极区16和漏极区14以扩散区的形式形成在衬底12中，并且在两者之间限定沟道区18。存储器单元包括四个导电栅：浮栅22，所述浮栅设置在沟道区18的第一部分和源极区16的部分的上方并且与所述沟道区的第一部分和所述源极区的部分绝缘；控制栅26，所述控制栅设置在浮栅22上方并与所述浮栅绝缘；擦除栅24，所述擦除栅设置在源极区16上方并与所述源极区绝缘；以及选择栅20，所述选择栅设置在沟道区18的第二部分上方并与所述沟道区的第二部分绝缘。导电触点10可以形成为电连接到漏极区14。美国专利7,315,056公开了另一种分裂栅非易失性存储器单元，其类似于美国专利7,927,994的非易失性存储器单元，但没有控制栅。图2示出了'056专利的存储器单元(其中类似的元件以相同的元件编号指示)。

存储器单元被布置成阵列以形成器件，其中此类存储器单元的列被绝缘区的列分开。绝缘区是衬底的形成绝缘材料的部分。逻辑(核心)器件和高电压器件可以形成在与存储器阵列相同的芯片上，通常形成为共享相同处理步骤中的一部分步骤。衬底的那些形成逻辑器件和高电压器件的专用区域在本文中将分别被称为逻辑区域和高电压区域。

常规分裂栅存储器单元的一个问题在于衬底上的存储器单元的高度大于逻辑区域和高电压区域中器件的高度。然而，减小存储器单元高度的同时仍然保留期望的性能有可能是一种挑战。本发明是一种用于在与逻辑器件和高电压器件相同的芯片上形成分裂栅非易失性存储器设备的新型技术，其中存储器单元利用具有金属材料的控制栅作为到浮栅的耦合电介质，该金属材料具有在控制栅下方的常规ONO(氧化物/氮化物/氧化物)或OHKO(氧化物/HK/氧化物)。

发明内容