[发明专利]处理半导体装置结构的方法及相关系统

说明书

本申请案涉及处理半导体装置结构的方法及相关系统。处理半导体装置结构的方法包括：将用于所述半导体装置结构的静电吸盘ESC冷却到‑30℃或更低的温度，所述半导体装置结构包括包含至少一种电介质材料的交替材料层；及利用包括氢基气体及氟基气体的气体的等离子体在所述半导体装置结构中形成开口，其中所述氢基气体占约10vol％与90vol％之间。处理半导体装置结构的其它方法包括：将用于所述半导体装置结构的ESC冷却到‑30℃或更低的温度；将具有非正弦波形的低频射频RF施加到所述ESC；及利用经产生等离子体在所述半导体装置结构中形成开口。一种处理系统包含：ESC；冷却剂系统；及低频RF电源，其产生包括多个正弦波形的组合的非正弦波形。

优先权主张

本申请案是在2018年12月14日申请、指定中华人民共和国且在2019年6月27日以英文发布为国际专利公开案WO 2019/125942A1的依据35U.S.C§371的进入国家阶段的国际专利申请案PCT/US2018/065693，其依据《专利合作条约》第8条主张在2017年12月21日申请、名为“处理半导体装置结构的方法及相关系统(METHODS OF PROCESSINGSEMICONDUCTOR DEVICE STRUCTURES AND RELATED SYSTEMS)”的第15/851,178号美国专利申请案的申请日权益。

技术领域

在各种实施例中，本发明大体上涉及半导体装置制造的领域。更具体来说，本发明涉及蚀刻半导体装置结构的方法及相关蚀刻系统。

背景技术

存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。

快闪存储器装置已发展成用于宽范围的电子应用的非易失性存储器的流行来源。非易失性存储器是可在不施加电力的情况下将其数据值保留达一定较长时段的存储器。快闪存储器装置通常使用单晶体管存储器单元，其实现高存储器密度、高可靠性及低功耗。通过电荷存储结构(例如，浮置栅极或电荷陷阱)的编程(其有时被称为写入)或其它物理现象(例如，相变或极化)所致的所述单元的阈值电压的变化确定每一单元的数据值。快闪存储器及其它非易失性存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电器、车辆、无线装置、移动电话及可移除存储器模块，且非易失性存储器的用途不断扩大。

NAND快闪存储器装置是常见类型的快闪存储器装置，所谓其中布置基本存储器单元配置的逻辑形式。通常，用于NAND快闪存储器装置的存储器单元阵列经布置使得所述阵列的行的每一存储器单元的控制栅极连接在一起以形成存取线，例如字线。所述阵列的列包含串联连接在一起，源极连接到漏极，连接在一对选择线、源极选择线与漏极选择线之间的存储器单元的串(通常被称为NAND串)。

所谓“列”是指通常耦合到例如局部位线的局部数据线的存储器单元群组。所述列不需要任何特定定向或线性关系，而是指存储器单元与数据线之间的逻辑关系。源极选择线包含在NAND串与源极选择线之间的每一交叉点处的源极选择栅极，且漏极选择线包含在NAND串与漏极选择线之间的每一交叉点处的漏极选择栅极。每一源极选择栅极经连接到源极线，而每一漏极选择栅极经连接到数据线，例如列位线。

半导体工业的持续目标是增大例如非易失性存储器装置(例如，NAND快闪存储器装置)的存储器装置的存储器密度(例如，每个存储器裸片的存储器单元的数目)。一种增大非易失性存储器装置中的存储器密度的方式是利用垂直存储器阵列(也被称为“三维(3D)存储器阵列”)架构。常规垂直存储器阵列包含延伸穿过导电结构(例如，字线板、控制栅极板)层中的开口的半导体柱及在半导体柱与导电结构的每一结处的电介质材料。与具有常规平面(例如，二维)晶体管布置的结构相比，此配置通过在裸片上向上(例如，纵向地、垂直地)建置阵列来允许更多数目个晶体管位于裸片区域的单元中。