[发明专利]用含金属的顶涂层对材料膜层进行构图以增强极紫外光刻(EUV)的感光度

说明书

光刻构图方法包括：在半导体衬底上形成多层构图材料膜叠层，该构图材料膜叠层包括在一个或多个附加层上形成的抗蚀剂层；以及在抗蚀剂层上形成含金属的顶涂层。该方法进一步包括使多层构图材料膜叠层暴露于通过含金属的顶涂层的构图辐射以在抗蚀剂层中形成期望的图案，去除含金属的顶涂层，对在抗蚀剂层中形成的图案显影，根据显影的图案蚀刻至少一层底层，并去除抗蚀剂层的剩余部分。可以例如通过在抗蚀剂层上的原子层沉积或旋涂沉积，或通过从抗蚀剂层的自分离来形成含金属的顶涂层。

背景技术

本发明涉及半导体集成电路的制造，更具体地说，涉及使用光刻工艺的半导体集成电路特征的构图。

作为全球正在进行的努力的一部分以缩小集成电路器件尺寸，已经基于诸如193纳米(193nm)之类的深紫外(DUV)辐射波长进行的多种单图案和多图案光刻工艺，尽管将这样的布置进一步扩展到10nm以下生产节点处的特征构图可能是有问题的，但这种方法仍被广泛使用。期望使用诸如13.5nm的波长的极紫外(EUV)光刻工艺的最新发展有助于在10nm以下的生产节点上对特征进行精确的构图，但是在EUV工艺的实际实施中仍然存在很大的困难。例如，EUV辐射源的输出功率受到限制，因此需要较长的晶圆曝光时间。非常需要提供一种减轻这种缺陷的机制。

发明内容

本发明的实施例提供了在EUV光刻工艺中与构图材料膜叠层一起使用的含金属的顶涂层。这样的布置可以显著增加构图材料膜叠层的EUV灵敏度，从而减少所需的晶片曝光时间和/或EUV辐射源的功率要求。这继而可以导致晶片生产率的显著提高和集成电路制造成本的相应降低。

在本发明的一个实施例中，一种光刻构图方法包括在半导体衬底上形成多层构图材料膜叠层，该膜叠层包括在一个或多个附加层上形成的抗蚀剂层，以及在抗蚀剂层上形成含金属的顶涂层。该方法进一步包括使膜叠层暴露于通过顶涂层的构图辐射以在抗蚀剂层中形成期望的图案，去除顶涂层，对形成在抗蚀剂层中的图案显影，根据显影的图案而蚀刻至少一层底层，并去除抗蚀剂层的剩余部分。可以例如通过在抗蚀剂层上的原子层沉积或旋涂沉积或通过从抗蚀剂层的自分离来形成顶涂层。

在本发明的另一实施例中，一种半导体结构包括：半导体衬底；以及在该衬底上形成的多层构图材料膜叠层，该膜叠层包括在诸如硬掩模层和有机平坦化层的一个或多个附加层上形成的抗蚀剂层。该结构还包括在抗蚀剂层上形成的含金属的顶涂层。顶涂层可以包括可能以一种或多种金属氧化物的形式的过渡金属和后过渡金属中的至少一种。顶涂层还可包含一种或多种准金属。可以配置顶涂层以使其可溶于用于对在抗蚀剂层中形成的图案显影的显影剂溶液或其他流体中。

在本发明的另一实施例中，配置含金属的材料以在形成于半导体基板上的多层构图材料膜叠层的抗蚀剂层上形成含金属的顶涂层。构图材料叠层包括抗蚀剂层和一个或多个在其上形成抗蚀剂层的附加层。含金属的材料被配置为通过在抗蚀剂层上沉积和从抗蚀剂层自分离中的一种来形成顶涂层。含金属的材料可以包括过渡金属和后过渡金属中的至少一种，可能以一种或多种金属氧化物的形式。含金属的材料还可包含一种或多种准金属。含金属的材料包括被构造为包含在用于形成抗蚀剂层的抗蚀剂混合物中的自分离的氟功能化金属添加剂。

附图说明

图1示出了在本发明的实施例中在半导体衬底上形成有机平坦化层之后的半导体结构的截面图；

图2示出了在本发明的实施例中在平坦化层上形成硬掩模层之后的结构的截面图；

图3示出了在本发明的实施例中的在硬掩模层上形成抗蚀剂层之后的结构的截面图；

图4示出了在本发明的实施例中在抗蚀剂层上形成含金属的顶涂层之后的结构的截面图；

图5示出了在本发明的实施例中结合穿过顶涂层的抗蚀剂层的构图的暴露于EUV辐射下的结构的截面图；

图6示出了在本发明的实施例中在抗蚀剂层中的图案显影之后的结构的截面图；