[发明专利]振铃抑制电路

权利要求书

1.一种振铃抑制电路，连接到对通过一对高电位侧信号线、低电位侧信号线而变化为高、低2值电平的差动信号进行传送的传送线路，抑制伴随上述信号的传送而发生的振铃，其特征在于，具备：

线间开关元件(N4，P4)，连接在上述一对信号线间；

控制部(9)，如果检测到上述差动信号的电平从高变化为低，则使上述线间开关元件导通并将该状态固定，在将一定的导通时间进行计时后将上述导通状态解除；以及

连续起动防止部(22，42)，从该控制部使上述线间开关元件导通的时刻起设定一定的屏蔽时间，在上述屏蔽时间内进行屏蔽，以使上述控制部不对上述差动信号的电平从高变化为低这一情况进行检测。

2.如权利要求1所述的振铃抑制电路，其特征在于，

上述屏蔽时间的结束时刻被设定为，从上述差动信号的电平从高变化为低的时刻起在信号数据的1比特长以上并且不到2比特长。

3.如权利要求1或2所述的振铃抑制电路，其特征在于，

上述控制部具备：

第1触发器(FF2)，在初始状态下被复位；

第2触发器(FF1)，在初始状态下被复位，如果成为置位状态则输出用于将上述第1触发器复位的信号；

延迟电路(6)，配置在该第2触发器的输出端子与上述第1触发器的复位端子之间；

第1置位信号输出部(4，FET＿N7)，如果检测到上述差动信号的电平从低变化为高，则输出将上述第1触发器进行置位的信号；

第2置位信号输出部(3)，如果检测到上述线间开关元件开启，则输出将上述第2触发器进行置位的信号；以及

导通设定部(8)，如果上述第1触发器被置位，则能够使上述线间开关元件的导通控制端子成为导通电平。

4.如权利要求3所述的振铃抑制电路，其特征在于，

上述连续起动防止部(22)具备：

触发器(FF3)，在初始状态下被复位，如果伴随上述第2触发器的置位而成为置位状态，则将设定上述屏蔽时间的屏蔽信号输出；

复位信号生成部(23)，从该触发器被置位的时刻起，在经过了相当于上述屏蔽时间的时间的时刻将该触发器复位；以及

逻辑门(AND1)，利用上述屏蔽信号，使将上述第1触发器进行置位的信号无效化。

5.如权利要求4所述的振铃抑制电路，其特征在于，

上述逻辑门配置在上述第1置位信号输出部与上述第1触发器之间。

6.如权利要求4所述的振铃抑制电路，其特征在于，

上述逻辑门配置在上述第1置位信号输出部的前级。

7.如权利要求3所述的振铃抑制电路，其特征在于，

上述连续起动防止部(32)具备：

触发器(FF3)，在初始状态下被复位，如果伴随上述第1触发器的置位而成为置位状态，则将设定上述屏蔽时间的屏蔽信号输出；

复位信号生成部(33)，从该触发器被置位的时刻起，在经过了相当于上述屏蔽时间的时间的时刻将该触发器复位；以及

逻辑门(AND1)，利用上述屏蔽信号，使上述第1触发器被置位的信号无效化。