[发明专利]振铃抑制电路

说明书

根据本发明，控制部在检测到差动信号的电平从高变化为低的情况下，使线间开关元件导通并将该状态固定，在将一定时间进行了计时后将上述导通状态解除。连续起动防止部，从控制部使线间开关元件导通的时刻起设定一定的屏蔽时间，在屏蔽时间内进行屏蔽，以使控制部不对差动信号的电平从高变化为低这一情况进行检测。

关联申请的相互参照

本申请基于2017年12月25日申请的日本申请第2017－247635号，这里引用其记载内容。

技术领域

本发明涉及对差动信号进行传送的传送线路所连接的振铃抑制电路。

背景技术

经由传送线路对数字信号进行传送的情况下，有如下问题：在接收侧，在信号电平变化的定时，信号能量的一部分进行反射，从而发生过冲(overshoot)、下冲(undershoot)那样的波形的失真即振铃。并且，以往，关于抑制波形失真的技术，提出了各种各样的方案。

例如在专利文献1中，公开了如下技术：当传送路径的信号从CAN通信中的显性(dominant)变化为隐性(recessive)时，通过使连接在传送线路间的FET以一定时间固定地导通而使阻抗匹配，对振铃进行抑制。

现有技术文献

专利文献

专利文献1：日本特开2017-63399号公报

但是，在专利文献1的结构下，已知具有以下那样的问题。由搭载了专利文献1的振铃抑制电路的多个通信节点构成网络。此时，如图16所示，通信线的长度成为一定以上，如果在通信节点A处当差动信号表示显性时施加毛刺噪声(glitch noise)而瞬间地变化为隐性，则在该通信节点A处进行振铃抑制动作。这样，由于该动作，信号波形失真。

如图17所示，该失真了的波形的信号以与布线延迟相应的延迟到达其他通信节点B，从而在该通信节点B处也进行振铃抑制动作。由于该动作而失真了的波形的信号又到达原来的通信节点A。这样，在通信节点A、B间失真了的波形的信号的传送被反复，波形的失真不收敛，产生通信故障。

发明内容

本发明的目的在于，提供使在施加了毛刺噪声的情况下发生的信号波形的失真不连锁而能够收敛的振铃抑制电路。

根据本发明的一实施方式，控制部在检测到差动信号的电平从高变化为低的情况下，使线间开关元件接通并将该状态固定，在以一定时间进行计时之后解除上述接通状态。连续起动防止部，从控制部使线间开关元件导通的时刻起设定一定的屏蔽时间，在屏蔽时间内进行屏蔽，以使控制部不对差动信号的电平从高变化为低这一情况进行检测。

通过这样构成，即使在差动信号的电平表示高的状态下瞬间变化为低电平那样的毛刺噪声被施加，控制部也不检测该变化。因而，不同于现有技术，能够防止在多个通信节点间振铃抑制动作交替进行从而信号波形的失真连续发生。

此外，根据本发明的一实施方式，将屏蔽时间的结束时刻设定为，从差动信号的电平从高变化为低的时刻起、在信号数据的1比特长以上并且不到2比特长。通过这样构成，在差动信号的电平从高变化为低而进行振铃抑制动作后，在差动信号的电平表示低的期间叠加有噪声时，能够可靠地防止发生误动作。

附图说明

关于本发明的上述目的及其他目的、特征、优点，通过参照附图的下述的详细记述会更加明确。

图1是在第1实施方式中表示振铃抑制电路的结构的图。

图2是动作时序图。

图3是说明屏蔽时间的结束时刻的时序图(其1)。

图4是说明屏蔽时间的结束时刻的时序图(其2)。

图5是说明屏蔽时间的结束时刻的时序图(其3)。