[发明专利]一种混合存储设备及访问方法

说明书

一种混合存储设备(200)，包括：接口(201)，用于将所述混合存储设备(200)电连接至外部设备(802)，并与所述外部设备(802)交互数据；至少一个存储通道(202)，电连接至所述接口(201)，用于与所述接口(201)交互所述数据；多个片选线(203)，其中，每个片选线(203)电连接至所述至少一个存储通道(202)中的一个存储通道(202)，用于与所述一个存储通道(202)交互所述数据；多个存储介质颗粒，其中每个存储介质颗粒电连接至一个片选线(203)，用于与所述一个片选线(203)交互所述数据；其中，所述多个存储介质颗粒包括非易失性随机访问存储器NVRAM和闪存。

技术领域

本申请涉及存储技术领域，尤其涉及一种混合存储设备及访问方法。

背景技术

随着互联网的快速发展，越来越多的数据需要进行存储。现有的存储器包括两种，一种是随机访问存储器(random access memory，RAM)，另一种是只读存储器(read onlymemory，ROM)，前者掉电数据丢失，后者掉电数据不丢失。在移动终端领域，包括但不限于手机、平板电脑(Pad)、笔记本等电子产品，既有RAM，比如，低功耗双重数据比率(low powerdouble data rate，LPDDR)存储器、第三代低功耗双重数据比率(low power double datarate 3，LPDDR3)存储器或第四代低功耗双重数据比率(low power double data rate 4，LPDDR4)存储器，用于程序的加载、运行等；又有ROM或NAND闪存(NAND flash)，比如嵌入式多媒体控制器(embedded multi media card，eMMC)或通用闪存存储器(universal flashstorage，UFS)，用于系统文件、用户数据(如照片、电影、应用程序(application，APP)等)的存放。RAM具有访问速度快，但是掉电数据丢失(易失性)的特点，而ROM具有掉电数据不丢失(非易失性)，但是访问速度慢的特点。

在现有的存储方案中，如图1所示，在片上系统(system on chip，SoC)中集成易失性控制器(Volatile Controller)，用于外部连接低功耗双重数据比率(low power doubledata rate，LPDDR)存储器，如LPDDR3存储器或/LPDDR4存储器等，并集成非易失性控制器(Non-Volatile Controller)，用于连接外部NAND flash，如eMMC4.5/5.0/5.1或者UFS2.0/2.1等。LPDDR存储器性能高，访问延时(Latency)小，读写寿命(Endurance)高，容量相对小，单位Gbit价格贵，并且掉电时数据会丢失。而NAND flash则相反，性能低，访问延时大，读写寿命低，容量相对更大，单位Gbit价格便宜，并且掉电时数据不丢失。

现有方案，受限于成本制约，LPDDR存储器容量有限，在高内存应用场景时(如拍照)，需要将原来驻留在LPDDR存储器中的部分进程杀死，或者通过内存压缩内存压缩(ZRAM)，当这些进程需要被再次调用时，则需要重新加载，或者先解压缩运行，而这将导致系统再调用存储器时存在很大延时，系统的效率低。

发明内容

本申请实施例提供了一种混合存储设备及访问方法，用于提升存储设备的整体存储性能。