[发明专利]集成电路裕度测量和故障预测设备有效
申请号: | 201880085236.6 | 申请日: | 2018-11-15 |
公开(公告)号: | CN111587378B | 公开(公告)日: | 2023-04-04 |
发明(设计)人: | E·兰德曼;S·科恩;Y·大卫;E·法尼;I·温特罗布 | 申请(专利权)人: | 普罗泰克斯公司 |
主分类号: | G01R31/3193 | 分类号: | G01R31/3193;G01R31/52;G01R31/28 |
代理公司: | 北京纪凯知识产权代理有限公司 11245 | 代理人: | 袁策 |
地址: | 以色*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 集成电路 测量 故障 预测 设备 | ||
1.一种半导体集成电路即半导体IC,其包括:
信号路径组合器,其包括输出和多个输入路径,所述输出基于在每个所述输入路径上接收的相应信号的组合,其中所述信号是到由时钟使能分组的触发器的输入;
延迟电路,其具有电连接到所述信号路径组合器输出的输入,所述延迟电路将输入信号延迟可变延迟时间以输出以所述可变延迟时间的多个值延迟的信号;以及
比较电路,其被布置为基于所述信号路径组合器的多个输出与所述延迟的信号的比较提供比较输出,其中所述比较输出以至少一个比较数据信号的形式被提供到至少一个缓解电路。
2.根据权利要求1所述的IC,其中所述缓解电路是来自由下列项组成的组的至少一个电路:
(i)通知电路;
(ii)时序延迟测量电路;
(iii)数据传输电路;
(iv)IC抗老化补偿电路;以及
(v)故障分析电路。
3.根据权利要求1所述的IC,其中所述信号路径组合器是来自由下列项组成的组的至少一个:逻辑XOR组合器、汉明奇偶校验组合器和多路复用器。
4.根据权利要求1至3中任一项所述的IC,进一步包括:
第一内部存储电路,其电连接到所述信号路径组合器输出,并且被布置为将存储的信号路径组合器输出作为第一输入提供到所述比较电路;以及
第二内部存储电路,其电连接到所述延迟的信号,并且被布置为将所存储的延迟的信号作为第二输入提供到所述比较电路。
5.根据权利要求1至3中任一项所述的IC,其中所述信号路径组合器是第一信号路径组合器,其被布置为从第一数据源接收多个信号,并且其中所述比较电路是第一比较电路,所述IC进一步包括:
第二信号路径组合器,其包括输出和多个输入路径,所述第二信号路径组合器输出基于在每个所述输入路径上接收的相应信号的组合,所述信号是从第二数据源接收的;
多路复用器,其被配置为接收所述第一信号路径组合器输出、所述第二信号路径组合器输出和选择信号,并基于所述选择信号选择性地输出所述第一信号路径组合器输出或所述第二信号路径组合器输出,所述多路复用器的所述输出被提供为所述延迟电路的所述输入;
第二比较电路,其被布置为基于所述第二信号路径组合器输出和所述延迟的信号的比较提供第二比较输出;以及
OR门,其被布置为接收所述第一比较输出和所述第二比较输出作为输入并且将输出作为所述比较数据信号提供到所述至少一个缓解电路。
6.根据权利要求5所述的IC,进一步包括:
第一比较存储电路,其被布置为接收所述第一比较输出并且由第一时钟信号控制;
第二比较存储电路,其被布置为接收所述第二比较输出并且由第二时钟信号控制;以及
其中所述第一比较存储电路被布置为将所述第一比较输出作为第一输入提供到所述OR门,并且所述第二比较存储电路被布置为将所述第二比较输出作为第二输入提供到所述OR门。
7.根据权利要求1至3中任一项所述的IC,其中以等于所述IC的时钟周期除以签名向量大小的增量的整数倍来设置所述可变延迟时间,并且其中所述签名向量大小在1与100,000之间。
8.根据权利要求1至3中任一项所述的IC,其中所述缓解电路是电子连接到计算机化服务器的数据传输电路,其中所述计算机化服务器被配置为接收所述比较数据信号的多个实例,对所述比较数据信号执行故障预测分析,并且在故障预测分析预测所述IC在预定时间内发生故障时向缓解模块发送通知。
9.根据权利要求8所述的IC,其中所述故障预测分析包括机器学习分析、趋势分析、多对象跟踪分析和多元分析中的至少一个。
10.根据权利要求8所述的IC,其中所述故障预测分析包括从多个不同的IC接收比较数据信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于普罗泰克斯公司,未经普罗泰克斯公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201880085236.6/1.html,转载请声明来源钻瓜专利网。