[发明专利]半导体集成电路装置及电平位移电路

权利要求书

1.一种半导体集成电路装置，接收数据输入信号，输出根据所述数据输入信号变化的输出信号，其特征在于：

该半导体集成电路装置包括输出端子、P型的第一晶体管、P型的第二晶体管、降压电路、电源开关电路以及第一电平位移电路，

所述输出端子输出所述输出信号，

所述第一晶体管的源极与第一电源相连，

所述第二晶体管的源极与所述第一晶体管的漏极相连，且该第二晶体管的漏极与所述输出端子相连，

所述降压电路从所述第一电源生成第二电源，

所述电源开关电路包括与所述第二电源相连的第三晶体管和与第三电源相连的第四晶体管，且将所述第二电源和所述第三电源中的高电位作为第四电源输出，

所述第一电平位移电路在所述第一电源与所述第四电源之间发生位移，

所述第一晶体管的栅极与所述第一电平位移电路的输出相连，所述第二晶体管的栅极与所述第四电源相连。

2.根据权利要求1所述的半导体集成电路装置，其特征在于：

该半导体集成电路装置包括N型的第五晶体管，所述第五晶体管设在所述输出端子与第五电源之间，

所述第五晶体管的栅极与所述第四电源相连。

3.根据权利要求1所述的半导体集成电路装置，其特征在于：

该半导体集成电路装置包括N型的第六晶体管，所述第六晶体管的一端与所述输出端子相连，且该第六晶体管的栅极与所述第四电源相连。

4.根据权利要求1所述的半导体集成电路装置，其特征在于：

该半导体集成电路装置包括P型的第七晶体管、上拉电阻以及第二电平位移电路，

所述第七晶体管的源极与所述第一电源相连，

所述上拉电阻设在所述第七晶体管的漏极与所述输出端子之间，

所述第二电平位移电路将在所述第一电源与所述第四电源之间发生位移的信号施加于所述第七晶体管的栅极。

5.一种电平位移电路，其特征在于：

该电平位移电路包括P型的第一晶体管、P型的第二晶体管、N型的第三晶体管、P型的第四晶体管、P型的第五晶体管以及N型的第六晶体管，

所述第一晶体管、所述第二晶体管以及所述第三晶体管在第一电源与第一输入布线之间彼此串联连接，

所述第四晶体管、所述第五晶体管以及所述第六晶体管在第一电源与第二输入布线之间彼此串联连接，

所述第一晶体管的栅极经由第一布线与所述第四晶体管的漏极相连，所述第四晶体管的栅极经由第二布线与所述第一晶体管的漏极相连，且所述第二晶体管、所述第三晶体管、所述第五晶体管及所述第六晶体管的栅极与第二电源相连，

该电平位移电路还包括第七晶体管、第八晶体管、P型的第九晶体管、P型的第十晶体管以及P型的第十一晶体管，

所述第七晶体管设在所述第二布线与所述第二电源之间，且该第七晶体管的栅极与第二晶体管和第三晶体管的中间节点相连，

所述第八晶体管设在所述第一布线与所述第二电源之间，且该第八晶体管的栅极与第五晶体管和第六晶体管的中间节点相连，

所述第九晶体管和所述第十晶体管在所述第一电源与所述第二布线之间彼此串联连接，

所述第十一晶体管设在所述第一电源与所述第一布线之间，

所述第九晶体管的栅极与漏极彼此相连，且所述第十晶体管的栅极与所述第十一晶体管的漏极相连，所述第十一晶体管的栅极与所述第十晶体管的漏极相连。

6.根据权利要求5所述的电平位移电路，其特征在于：

该电平位移电路还包括反相器和P型的第十二晶体管，所述反相器与所述第一布线相连，

所述第十二晶体管设在所述第一电源与所述第一布线之间，

所述第十二晶体管的栅极与所述反相器的输出相连。