[发明专利]半导体集成电路装置及电平位移电路

说明书

本发明提供一种半导体集成电路装置及电平位移电路。半导体集成电路装置(100)包括设在第一电源(VDD1)与输出端子(1)之间的第一、第二晶体管(11、12)、从第一电源(VDD1)生成第二电源(VBIAS)的降压电路、将第二电源(VBIAS)和第三电源(VDD3)中的高电位作为第四电源(VINT)输出的电源开关电路(3)以及在第一电源(VDD1)与第四电源(VINT)之间发生位移的电平位移电路(4)。第一晶体管(11)的栅极与电平位移电路(4)的输出相连，第二晶体管(12)的栅极与第四电源(VINT)相连。

技术领域

本公开涉及一种半导体集成电路装置，其输出与输入信号相应的输出信号。

背景技术

就半导体集成电路装置而言，在与外部进行信号输入输出的接口电路中，需要做到高速工作和低功耗这两点。为了同时实现高速工作和低功耗，输入输出(IO)晶体管采用以例如1.8[V]的低电压工作的晶体管。另一方面，接口电路必须构成为可供例如3.3[V]的高电压信号输入输出。

专利文献1公开了一种技术，用以低电压工作的晶体管构成向外部输出高电压信号的输出电路。在该技术中，通过将低电压晶体管级联到高电压电源与输出焊盘之间，来缓和低电压晶体管的源极漏极之间的电压。驱动输出信号的P型晶体管的源极与高电压电源相连，漏极经由另一晶体管与输出焊盘相连，在高电压与低电压之间发生位移的信号施加到栅极上。此外，使另一晶体管的栅极与电压比高电压电源低的电压源(以下称为低电压电源)相连，并使施加于各晶体管的电压不超过耐压。然而，在专利文献1的电路中存在以下问题：当高电压电源和低电压电源上升时，如果高电压电源侧先上升，则超过晶体管的耐压，晶体管可能会遭到破坏。

在专利文献2中，在信号电压电平转换电路中，即使高电压电源先上升且低电压电源未上升，也通过从高电压电源将降压后的电压供往低电压电源侧来防止超过耐压。

专利文献1：日本公开专利公报特开2007－60201号公报

专利文献2：日本公开专利公报特开平6－152383号公报

发明内容

－发明要解决的技术问题－

然而，在专利文献1的结构中，存在以下问题：在高电压电源先上升且低电压电源未上升的情况下，不必要的电流从高电压电源经由低电压电源及连接于其后的电路流向接地(ground)。

本公开的目的在于：提供一种电路，即使高电压电源比低电压电源先上升，也不会超过耐压，且不会有上述不必要的电流流动。

－用以解决技术问题的技术方案－

第一方面的公开是一种半导体集成电路装置，接收数据输入信号，输出根据所述数据输入信号变化的输出信号，该半导体集成电路装置包括输出端子、P型的第一晶体管、P型的第二晶体管、降压电路、电源开关电路以及第一电平位移电路(level shiftcircuit)，所述输出端子输出所述输出信号，所述第一晶体管的源极与第一电源相连，所述第二晶体管的源极与所述第一晶体管的漏极相连，且该第二晶体管的漏极与所述输出端子相连，所述降压电路从所述第一电源生成第二电源，所述电源开关电路包括与所述第二电源相连的第三晶体管和与第三电源相连的第四晶体管，且将所述第二电源和所述第三电源中的高电位作为第四电源输出，所述第一电平位移电路在所述第一电源与所述第四电源之间发生位移，所述第一晶体管的栅极与所述第一电平位移电路的输出相连，所述第二晶体管的栅极与所述第四电源相连。

根据该方面，将从第一电源生成的第二电源和第三电源中的高电位作为第四电源输出。并且，源极与第一电源相连的第一晶体管的栅极与在第一电源与第四电源之间发生位移的第一电平位移电路的输出相连，源极与第一晶体管的漏极相连的第二晶体管的栅极与第四电源相连。这样一来，能够提供一种半导体集成电路，不管第一电源和第三电源的上升顺序如何，都不会超过耐压。

－发明的效果－