[发明专利]可测试性设计的适应性微电子电路的应用

说明书

可藉由让运作参数假定运作参数数值而配置微电子电路的效能。运作方法包含选择性设定该微电子电路进入与该微电子电路的正常运作模式不同的测试模式、以及利用该测试模式输入由测试输入数值所组成的测试输入信号进入该微电子电路内的一个或更多个适应性处理路径。适应性处理路径包含处理逻辑和缓存器电路，处理逻辑和缓存器电路配置成从输入至处理逻辑和缓存器电路的输入数值产生输出数值。这种适应性处理路径的效能可藉由让运作参数假定运作参数数值而加以配置。该方法包含让该一个或更多个适应性处理路径根据输入至它们的个别测试输入数值形成测试输出数值、以及藉由收集由该一个或更多个适应性处理路径所给定的该测试输出数值形成一组测试输出信号。该方法包含检查该组测试输出信号、以及根据该检查形成测试结果、以及使用该测试结果以选择和设定用于该运作参数的运作参数数值。

技术领域

本发明大致上应用于微电子电路和电路组件的技术领域。特别地，本发明应用于可测试性设计的适应性微电子电路和电路组件。

背景技术

微电子电路(例如，微处理器、微控制器及类似者)藉由以由程序化指令所决定的特别方式，让大量的数字数值通过许多个处理路径，而基本地运作。处理路径典型地包含程序化逻辑的片段，在片段之间，有用于以由时钟信号所定义的速率暂时地储存数字数值的缓存器电路。微电子电路也可称为微电子系统，但微电子系统的概念也可用来指包含数个微电子电路的装置。

为了确保微电子电路或系统适当地运作，必须有可能测试其运作。DFT(DesignedFor Testability,或Design-For-Test)的概念已经变成多个实务或事实上的标准的经建立的集合性定义，其告诉微电子电路的设计者如何能确保可测试性。作为一范例，应可能选择性地将微电子电路内所含有的缓存器电路耦接进入主要地运作成移位寄存器的长链：一串数位数值可从一端点馈入，而从另一端点读出。使已知测试图案(test pattern)通过这种链的缓存器电路并且在输出核对其形状，告诉链中的所有缓存器电路是否正在如所希望的改变它们的状态、或是否有缓存器电路固定在一些特别数值(固定型故障测试(stuck-atfault test)。高速(at-speed)故障测试涉及以低时钟速度缓慢馈入测试图案，之后以全运作速度给出一个或更多个时钟脉波，以致于测试图案在链中以功能性逻辑速度进行与时钟脉波所具有一样多的步骤，并且最终再次以低时钟速度结束测试图案。高速测试可能会比预期慢给出关于缓存器电路的信息。

虽然DFT方法对于接受制造电路的测试和对于微电子系统的正确运作的一些运行时间监视是好的，但它的已知应用并没有给出关于电路和电路组件的性能优化或特性化的优化工具。

发明内容

本发明的目的是提出方法、微电子电路和微电子电路组件，其让使用DFT方法用于电路和电路组件的性能优化和特性化成为可能。

本发明的目的藉由微电子电路适应地配备适应性电路组件加以达成，以致于运作参数的数值的适应性可与DFT方法结合。

依据本发明的一个方面，提供用于运作适应性微电子电路的方法。它的效能可藉由让运作参数假定运作参数数值而加以配置。该方法包含选择性设定该微电子电路进入与该微电子电路的正常运作模式不同的测试模式、以及利用该测试模式以输入由测试输入数值所组成的测试输入信号进入该微电子电路内的一个或更多个适应性处理路径。适应性处理路径包含处理逻辑和缓存器电路，其被配置成从输入至它们的输入数值产生输出数值。这种适应性处理路径的效能可藉由让运作参数假定运作参数数值而加以配置。该方法包含让该一个或更多个适应性处理路径根据输入至它们的该个别测试输入数值形成测试输出数值、以及藉由收集由该一个或更多个适应性处理路径所给定的该测试输出数值形成一组测试输出信号。该方法包含检查该组测试输出信号、以及根据该检查形成测试结果、以及使用该测试结果选择和设定用于该运作参数的运作参数数值。

依据实施例，被设定的该运作参数数值被用来对该一个或更多个适应性处理路径的效能作出影响。这具有以下优点：可在许多情况下利用电路的适应性，甚至在运作期间也可动态地利用。