[发明专利]存储器及其形成方法

说明书

本发明涉及一种存储器及其形成方法，所述存储器的形成方法包括：提供衬底，在所述衬底表面形成堆叠结构，所述堆叠结构包括交替堆叠的绝缘层和牺牲层，所述绝缘层的厚度自衬底表面向上逐渐变大；刻蚀所述堆叠结构至衬底表面，形成贯穿所述堆叠结构的栅线隔槽；采用湿法刻蚀工艺，沿所述栅线隔槽，去除所述牺牲层，在去除所述牺牲层的过程中，所述湿法刻蚀工艺对所述绝缘层的刻蚀量自衬底表面向上逐渐增大，所述绝缘层厚度的变化用于抵消对所述绝缘层的刻蚀量的变化。所述方法形成的存储器的绝缘层厚度均匀，有利于提高产品良率。

技术领域

本发明涉及半导体技术领域，尤其涉及一种存储器及其形成方法。

背景技术

近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器(3D NAND)技术得到了迅速发展。

在形成3D NAND存储器的过程中，需要在衬底表面形成牺牲层与绝缘层堆叠而成的堆叠结构，然后形成贯穿所述堆叠结构的栅线隔槽之后，沿栅线隔槽去除所述牺牲层，形成控制栅极。

现有技术中，通常采用湿法刻蚀工艺去除所述牺牲层，但是现有技术在去除所述牺牲层后，往往发现，所述绝缘层的厚度自上至下逐渐变大，最终使得在相邻绝缘层之间形成的控制栅极层的厚度自上之下逐渐变小，使得各个存储单元的控制栅极之间的电阻等电性参数发生变化，进而影响整个存储器的性能。

如何避免去除牺牲层后，绝缘层厚度不均匀的问题，是目前亟待解决的问题。

发明内容

本发明所要解决的技术问题是，提供一种存储器及其形成方法，使得存储器各存储单元之间的绝缘层厚度均匀。

本发明提供一种存储器的形成方法，包括：提供衬底，在所述衬底表面形成堆叠结构，所述堆叠结构包括交替堆叠的绝缘层和牺牲层，所述绝缘层的厚度自衬底表面向上逐渐变大；刻蚀所述堆叠结构至衬底表面，形成贯穿所述堆叠结构的栅线隔槽；采用湿法刻蚀工艺，沿所述栅线隔槽，去除所述牺牲层，在去除所述牺牲层的过程中，所述湿法刻蚀工艺对所述绝缘层的刻蚀量自衬底表面向上逐渐增大，所述绝缘层厚度的变化用于抵消对所述绝缘层的刻蚀量的变化。

可选的，所述堆叠结构包括若干子堆叠层，所述子堆叠层包括相邻堆叠的一层绝缘层和一层牺牲层；各子堆叠层的厚度一致。

可选的，自衬底表面向上，各绝缘层的厚度依次增大。

可选的，自衬底表面向上，若干相邻绝缘层为一绝缘层组，同一绝缘层组内的绝缘层厚度一致；相邻绝缘层组的绝缘层厚度依次增大。

可选的，所述堆叠结构包括至少两个子堆叠结构，相邻子堆叠结构之间具有衔接层，所述衔接层的厚度大于绝缘层厚度。

可选的，将衬底浸没于盛有刻蚀溶液的刻蚀槽内进行所述湿法刻蚀。

可选的，去除所述牺牲层之后，在相邻绝缘层之间形成控制栅层。

可选的，还包括：形成所述控制栅层之后，形成覆盖所述栅线隔槽侧壁的控制栅层与绝缘层的隔离层，以及填充满所述栅线隔槽的共源极接触部。

可选的，还包括：在形成所述栅线隔槽之前，形成贯穿所述堆叠结构的沟道孔结构。

可选的，所述存储器为3D NAND存储器。

本发明的技术方案还提供这一种存储器，包括：衬底，位于所述衬底表面的存储堆叠结构，所述存储堆叠结构包括自衬底表面交替堆叠的绝缘层和控制栅层，各绝缘层与衬底之间的距离与绝缘层的厚度分布无关。

可选的，各绝缘层厚度一致。