[发明专利]模数转换器及其时钟产生电路

权利要求书

1.一种时钟产生电路，其特征在于，包括级联的时钟产生模组，每一级所述时钟产生模组用于产生对应的内部时钟信号，每一级所述时钟产生模组包括延迟模块和逻辑门模块；

第N级延迟模块的输出端连接第N+1级延迟模块的输入端，其中，第一级延迟模块的输入端用于输入外部时钟信号，所述外部时钟信号的频率低于所述内部时钟信号的频率；

各所述逻辑门模块均包括第一输入端、第二输入端和输出端，第N级逻辑门模块的第一输入端连接所述第N级延迟模块的输出端，所述第N级逻辑门模块的第二输入端连接第N-1级逻辑门模块的输出端，所述第N级逻辑门模块的输出端用于输出第N个内部时钟信号，其中N大于等于2；

第一级逻辑门模块的第一输入端用于输入所述外部时钟信号，第二输入端连接所述第一级延迟模块的输出端；各所述延迟模块均包括延迟单元，其中，

第一级延迟模块包括第一个延迟单元；

第N级延迟模块包括第2N-2个延迟单元和第2N-1个延迟单元，且N大于等于2；

各所述延迟单元的输出端连接下一个延迟单元的输入端，所述第一个延迟单元的输入端用于输入外部时钟信号；

第一级逻辑门模块包括第一个异或门，所述第一个异或门的第一输入端连接所述第一个延迟单元的输入端，所述第一个异或门的第二输入端连接所述第一个延迟单元的输出端，所述第一个异或门的输出端用于输出第一个内部时钟信号；

第N级逻辑门模块包括第N个异或门和第N-1个或门，所述第N-1个或门的输出端即为所述第N级逻辑模块的输出端，用于输出第N个内部时钟信号；

所述第N个异或门的第一输入端连接所述第2N-2个延迟单元的输出端，所述第N个异或门的第二输入端连接所述第2N-1个延迟单元的输出端，所述第N-1个或门的第一输入端连接所述第N个异或门的输出端，所述第N-1个或门的第二输入端连接前一级所述逻辑模块的输出端，其中，N大于等于2。

2.根据权利要求1所述的时钟产生电路，其特征在于，各所述延迟单元均包括至少一个反相器，通过配置所述反相器的数量调节所述延迟单元的延迟时间。

3.根据权利要求2所述的时钟产生电路，其特征在于，所述延迟单元还包括至少一个可调电容，所述可调电容的一端连接所述反相器的输出端，另一端接地，通过配置所述可调电容的容量调节所述延迟单元的延迟时间。

4.根据权利要求3所述的时钟产生电路，其特征在于，第一个内部时钟信号还作为模数转换器的启动信号。

5.根据权利要求4所述的时钟产生电路，其特征在于，还包括触发模块，所述触发模块的输入端用于输入所述外部时钟信号，输出端分别连接所述第一个延迟单元的输入端和所述第一个异或门的第一输入端。

6.根据权利要求5所述的时钟产生电路，其特征在于，所述触发模块包括T触发器。

7.一种模数转换器，其特征在于，包括权利要求1-6中任一项所述的时钟产生电路。