[发明专利]半导体装置的制造方法

说明书

一种半导体装置及其制造方法。半导体装置的制造方法包括形成一第一掩模层于一目标层上；形成一第二掩模层于第一掩模层上；图案化第二掩模层；形成一第三掩模层于图案化的第二掩模层上；图案化第三掩模层；利用图案化的第二掩模层及图案化的第三掩模层作为蚀刻掩模组合来蚀刻第一掩模层；去除图案化的第三掩模层以露出一部分的第一掩模层；对第一掩模层的露出部分上进行修整制程；以及利用第一掩模层来蚀刻目标层，以在目标层内形成开口。

技术领域

本发明实施例涉及一种半导体技术，且特别涉及一种半导体装置及其制造方法。

背景技术

随着半导体装置的微缩方面的加快，各种制程技术(例如，光刻)是用以允许制造具有越来越小尺寸的装置。举例来说，随着栅极密度的增加，装置内各种不同特征部件(例如，层叠的内连特征部件)的制造整体上与装置特征部件的微缩相容。然而，随着半导体制程越来越小的制程容许度，这些装置的制造已经接近甚至超过了光刻设备的理论极限。随着半导体装置继续微缩，装置的元件之间所需的空间(即，间距(pitch))小于使用传统光学掩模及光刻设备所能制造之间距。

发明内容

一种半导体装置的制造方法包括：形成一第一掩模层于一目标层上；形成一第二掩模层于第一掩模层上；图案化第二掩模层；形成一第三掩模层于图案化的第二掩模层上；图案化第三掩模层；利用图案化的第二掩模层及图案化的第三掩模层作为一蚀刻掩模组合来蚀刻第一掩模层；去除图案化的第三掩模层，以露出一部分的第一掩模层；对第一掩模层的露出部分进行一修整制程；以及利用第一掩模层来蚀刻目标层，以形成多个开口于目标层内。

一种半导体装置的制造方法包括：沉积一硅层于一基底上；沉积一氧化层于硅层上；图案化出多个第一掩模区于氧化层内，第一掩模区由露出硅层的多个间隙隔开；沉积一光刻胶层于硅层上；图案化出多个第二掩模区于光刻胶层内，其中第二掩模区的至少一者延伸跨过两相邻的第一掩模区之间的间隙；去除硅层未覆盖第一掩模区及第二掩模区的部分，以于硅层内形成多个第三掩模区；去除第二掩模区；进行一蚀刻制程，以蚀刻第三掩模区未覆盖第一掩模区的部分；以及在进行蚀刻制程除基底未覆盖第三掩模区的部分。在一实施例中，去除部分的基底而形成多个开口于基底内，且上述方法还包括形成多个接点于基底内的开口内。

一种半导体装置的制造方法包括：形成一目标层于一基底上；形成一第一掩模层于目标层上，第一掩模层包括一第一材料；形成一图案化的介电层于第一掩模层上，图案化的介电层包括不同于第一材料的一第二材料；形成一图案化的光刻胶层于图案化的介电层上，图案化的光刻胶层包括不同于第一材料的一第三材料；利用一第一蚀刻制程来蚀刻第一掩模层，其中第一蚀刻制程选择第一材料多过于第二材料及第三材料；去除图案化的光刻胶层，以露出第一掩模层的多个第一部；利用一第二蚀刻制程来修整第一掩模层的第一部，其中第二蚀刻制程选择第一材料多过于第二材料；以及将蚀刻的第一掩模层内的图案转移至目标层内。

附图说明

图1示出根据一些实施例的掩模层的图案化。

图2示出根据一些实施例的掩模层的进一步图案化。

图3示出根据一些实施例的掩模层的进一步图案化。

图4示出根据一些实施例的氧化物掩模层的图案化。

图5A及图5B示出根据一些实施例的掩模层的去除。

图6示出根据一些实施例的掩模层的图案化。

图7A及图7B示出根据一些实施例的氧化物掩模层的进一步图案化。

图8A至图8C示出根据一些实施例的掩模层的图案化。

图9A及图9B示出根据一些实施例的掩模层的进一步图案化。

图10A及图10B示出根据一些实施例的硅掩模层的图案化。

图11A至图11C示出根据一些实施例的掩模层的去除。