[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，具备：

第1单元配线层，在第1方向上延伸的第1单元配线在与第1方向正交的第2方向上多条排列设置而成；

第2单元配线层，在所述第2方向上延伸的第2单元配线在所述第1方向上多条排列设置而成，且与所述多个第1单元配线层交替积层；

单元阵列，具有形成在所述多个第1单元配线层与所述多个第2单元配线层的交叉部分的多个存储单元；

第1接点，在位于所述单元阵列外侧的接线区域，连接于奇数层的第1单元配线；

第2接点，在所述接线区域，连接于偶数层的第1单元配线；

配线层，与所述第1接点连接的第1连接配线和与所述第2接点连接的第2连接配线彼此分离地设置于同一层而成；

第1驱动电路，与所述第1连接配线电连接；以及

第2驱动电路，与所述第2连接配线电连接。

2.根据权利要求1所述的半导体存储装置，其中在所述第1连接配线的一端侧连接所述第1接点，在所述第1连接配线的另一端侧连接所述第1驱动电路，

在所述第2连接配线的一端侧连接所述第2接点，在所述第2连接配线的另一端侧连接所述第2驱动电路，

所述第1接点与所述第2接点彼此在所述第2方向上对向。

3.根据权利要求1或2所述的半导体存储装置，其中所述第1驱动电路及所述第2驱动电路分别具有选择所述多个存储单元时被通电的选择电路以及不选择所述多个存储单元时被通电的非选择电路，所述选择电路配置为比所述非选择电路更靠近所述第1接点或所述第2接点。

4.根据权利要求1或2所述的半导体存储装置，其中所述接线区域具有第1接线区域及隔着所述单元阵列位于所述第1接线区域的相反侧的第2接线区域，

所述第1连接配线与所述第1接线区域中连接于所述奇数层的第1单元配线的所述第1接点连接；

设置于与所述第1连接配线相同配线层的所述第2连接配线与所述第2接线区域中连接于所述偶数层的第1单元配线的所述第2接点连接。

5.根据权利要求1或2所述的半导体存储装置，其中所述第1驱动电路具有第1选择电路及第1非选择电路，所述第2驱动电路具有第2选择电路及第2非选择电路，所述第1非选择电路配置在所述单元阵列之下，所述第2非选择电路配置于在第1方向上邻接的单元阵列之下，所述第1选择电路及所述第2选择电路配置在所述第1非选择电路与所述第2非选择电路之间。