[发明专利]包括乘累加模块的芯片、终端及控制方法

说明书

本申请公开了一种包括乘累加模块的芯片、终端及控制方法，涉及芯片领域。上述芯片包括乘累加模块，乘累加模块包括定点通用单元、浮点专用单元和输出选择单元；定点通用单元和浮点专用单元分别与输出选择单元连接；定点通用单元还与浮点专用单元连接，定点通用单元与浮点专用单元共用一组乘法器。通过在芯片的乘累加模块中，将定点运算和浮点运算集成在一个电路上，使该乘累加模块在一个电路中实现定点运算，同时能够实现浮点运算；定点运算单元与浮点运算单元的乘法器的共用，减少了使用的器件总数，从而减少了定点运算单元与浮点运算单元在芯片上的占用面积、以及运算时的功耗。

技术领域

本申请涉及芯片领域，特别涉及一种包括乘累加模块的芯片、终端及控制方法。

背景技术

乘累加模块是芯片上的一种基本计算模块，广泛应用于诸如中央处理器(CentralProcessing Unit，CPU)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)、专用集成电路(Application Specific Intergrated Circuits，ASIC)、图形处理器(Graphics Processing Unit，GPU)或其他人工智能(Artificial Intelligence，AI)芯片之类的芯片上。

以用于神经网络模型计算的芯片为例，该芯片上同时存在两种乘累加模块：用于定点运算(也称整数运算)的第一种乘累加模块，和，用于浮点运算的第二种乘累加模块。当需要定点运算时，调用第一种乘累加模块进行运算；当需要浮点运算时，调用第二种乘累加模块进行运算。

由于需要在芯片上同时实现两种乘累加模块，导致该芯片的芯片面积和功耗较大。

发明内容

本申请实施例提供了一种包括乘累加模块的芯片、终端及控制方法，可以解决。所述技术方案如下：

根据本申请的一个方面，提供了一种包括乘累加模块的芯片，上述芯片中包括乘累加模块；该乘累加模块包括：用于输入乘法数的第一输入端和第二输入端、用于输入加法数的上级输入端、用于选择定点计算模式或浮点计算模式的模式选择端和模块输出端；

乘累加模块还包括：定点通用单元、浮点专用单元和输出选择单元；

定点通用单元与第一输入端、第二输入端、上级输入端和模式选择端分别相连，定点通用单元的定点输出端分别与输出选择单元以及浮点专用单元相连；

浮点专用单元与第一输入端、第二输入端、上级输入端、定点输出端和模式选择端分别相连，浮点专用单元的浮点输出端与输出选择单元相连；

输出选择单元，用于根据模式选择端输入的选择信号设置计算模式，在计算模式为定点计算模式时，将定点输出端与模块输出导通；在计算模式为浮点计算模式时，将浮点输出端与模块输出端导通。

根据本申请的另一方面，提供了一种终端，该终端包括如上述方面所述的芯片。

根据本申请的另一方面，提供了一种控制方法，该方法应用于如上述方面所述的芯片中，该方法包括：

接收第一控制信号；

根据第一控制信号，控制芯片中的乘累加模块处于对应的计算模式；计算模式包括定点计算模式和浮点计算模式；

当计算模式处于定点计算模式时，将第一操作数A与第二操作数B相乘，之后与上级乘累加模块的计算结果第三操作数C累加，得到并输出定点运算结果；

当计算模式处于浮点计算模式时，将第一操作数A与第二操作数B进行浮点运算中的乘法部分的计算得到第一中间结果，将第一操作数A、第二操作数B、第三操作数C和第一中间结果进行浮点运算中的加法部分运算后，输出浮点运算结果。

本申请实施例提供的技术方案带来的有益效果至少包括：