[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

说明书

本公开实施例公开了一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置。移位寄存器单元包括：输出电路，接收第一时钟信号，并在上拉控制节点的电位控制下将第一时钟信号输出至第一输出信号端；输出控制电路，从输入信号端接收输入信号，并响应于输入信号控制上拉控制节点和第一输出信号端的电位；时钟控制电路，利用第一时钟信号和至少一个附加时钟信号产生第二时钟信号；传输电路，接收第二时钟信号，并在上拉控制节点的电位控制下将第二时钟信号输出至第二输出信号端。时钟控制电路使得第二时钟信号的周期与第一时钟信号的周期相同且第二时钟信号的第二脉冲宽度大于第一时钟信号的第一脉冲宽度。

技术领域

本公开涉及显示领域，尤其涉及一种移位寄存器单元及其驱动方法、一种栅极驱动电路和一种显示装置。

背景技术

在基于薄膜晶体管(Thin Film Transistor，TFT)的显示器中，可以将驱动栅极的栅极驱动电路形成于显示面板上，构成阵列基板(Gate drive On Array，GOA)面板。栅极驱动电路包括多个级联的移位寄存器单元。在传统的栅极驱动电路中，通常将下一级移位寄存器单元的输出信号作为本级移位寄存器单元的复位信号，将上一级移位寄存器单元的输出信号作为本级移位寄存器单元的输入信号。

然而，尤其对于面积较大、分辨率较高的显示面板，随着要驱动的栅极增多，移位寄存器单元的输出信号会出现波形变形。

发明内容

本公开实施例提供一种移位寄存器单元及其驱动方法、一种栅极驱动电路和一种显示装置。

根据本公开实施例的一方面，提供了一种移位寄存器单元，包括：

输出电路，连接至第一输出信号端和上拉控制节点，输出电路被构造成接收第一时钟信号，并在上拉控制节点的电位控制下将所述第一时钟信号输出至所述第一输出信号端；

输出控制电路，连接至输入信号端、上拉控制节点和所述第一输出信号端，所述输出控制电路被构造成从输入信号端接收输入信号，并响应于所述输入信号控制所述上拉控制节点和所述第一输出信号端的电位；

时钟控制电路，连接为接收所述第一时钟信号和至少一个附加时钟信号，所述时钟控制电路被构造成利用第一时钟信号和至少一个附加时钟信号产生第二时钟信号；以及

传输电路，连接至第二输出信号端和上拉控制节点，传输电路被构造成接收第二时钟信号，并在上拉控制节点的电位控制下将所述第二时钟信号输出至所述第二输出信号端；

其中，所述时钟控制电路被构造成使得所述第二时钟信号的周期与所述第一时钟信号的周期相同且所述第二时钟信号的脉冲宽度大于所述第一时钟信号的脉冲宽度。

例如，所述时钟控制电路包括：第一组晶体管，包括第一晶体管，第一晶体管的栅极连接为接收所述第一时钟信号，第一极连接至第一电压端，第二极连接至所述传输电路；以及第二组晶体管，包括m个晶体管，所述m个晶体管的第一极连接至第二电压端，第二极连接至所述传输电路，栅极各自连接为接收所述至少一个附加时钟，m是大于等于1的整数。

例如，所述至少一个附加时钟包括N个附加时钟，N是大于m的整数；

所述第一组晶体管还包括(N-m)个晶体管，所述(N-m)个晶体管的第一极连接至第一电压端，第二极连接至所述传输电路，栅极各自连接为接收所述N个附加时钟中的(N-m)个附加时钟；

所述第二组晶体管中的m个晶体管的栅极各自连接为接收所述N个附加时钟中的其余m个附加时钟。

例如，所述输出电路包括第二晶体管和电容；第二晶体管的栅极连接至所述上拉控制节点，第一极连接为接收所述第一时钟信号，第二极连接至第一输出信号端；所述电容的第一端连接至所述第二晶体管的栅极，第二端连接至所述第一输出信号端。