[发明专利]FPGA加速卡传输性能测试方法、装置及设备和介质

权利要求书

1.一种FPGA加速卡传输性能测试方法，其特征在于，包括：

获取传输完成后的第一数据包和第二数据包；

确定所述第一数据包的第一周期计数、第一帧计数和所述第二数据包的第二周期计数、第二帧计数；其中，周期计数为数据包发送时对应的FPGA的时钟周期计数，帧计数为标识当前数据包发送序列的计数，数据包在发送时将所述周期计数和所述帧计数一同封装在数据帧中；

利用所述第一周期计数、所述第一帧计数、所述第二周期计数、所述第二帧计数，以及每帧的单位数据大小、FPGA的时钟周期，确定单位时间内的单位数据传输量，得到第一传输性能指标；

所述利用所述第一周期计数、所述第一帧计数、所述第二周期计数、所述第二帧计数，以及每帧的单位数据大小、FPGA的时钟周期，确定单位时间内的单位数据传输量，包括：

利用所述第一周期计数、所述第二周期计数以及所述时钟周期确定数据传输时间；

利用所述第一帧计数、所述第二帧计数以及所述单位数据大小确定数据传输总量；

利用所述数据传输时间和所述数据传输总量确定所述单位数据传输量。

2.根据权利要求1所述的FPGA加速卡传输性能测试方法，其特征在于，所述利用所述第一周期计数、所述第二周期计数以及所述时钟周期确定数据传输时间，包括：

利用所述时钟周期、所述第一周期计数和所述第二周期计数，基于时间计算公式确定数据传输时间；其中，所述时间计算公式为：

；

其中，为所述数据传输时间；为所述第一周期计数；为所述第二周期计数；T为所述时钟周期。

3.根据权利要求2所述的FPGA加速卡传输性能测试方法，其特征在于，所述利用所述第一帧计数、所述第二帧计数以及所述单位数据大小确定数据传输总量，包括：

利用所述第一帧计数、所述第二帧计数以及所述单位数据大小，基于传输计算公式确定数据传输总量；其中，所述传输计算公式为：

；

其中，为所述数据传输总量；为所述第一帧计数；为所述第二帧计数；为所述单位数据大小。

4.根据权利要求1至3任一项所述的FPGA加速卡传输性能测试方法，其特征在于，还包括：

获取与所述第一帧计数相邻的目标帧计数对应的第三数据包；

基于所述第一数据包的所述第一周期计数和所述第三数据包的第三周期计数，确定实际传输时间；

确定所述单位数据大小的预设传输时间，并基于所述实际传输时间和所述预设传输时间确定传输延时，得到第二传输性能指标。

5.一种FPGA加速卡传输性能测试装置，其特征在于，包括：

数据获取模块，用于获取传输完成后的第一数据包和第二数据包；

计数确定模块，用于确定所述第一数据包的第一周期计数、第一帧计数和所述第二数据包的第二周期计数、第二帧计数；其中，周期计数为数据包发送时对应的FPGA的时钟周期计数，帧计数为标识当前数据包发送序列的计数，数据包在发送时将所述周期计数和所述帧计数一同封装在数据帧中；

性能确定模块，用于利用所述第一周期计数、所述第一帧计数、所述第二周期计数、所述第二帧计数，以及每帧的单位数据大小、FPGA的时钟周期，确定单位时间内的单位数据传输量，得到第一传输性能指标；

所述性能确定模块，包括：

时间确定单元，用于利用所述第一周期计数、所述第二周期计数以及所述时钟周期确定数据传输时间；

总量确定单元，用于利用所述第一帧计数、所述第二帧计数以及所述单位数据大小确定数据传输总量；

单位确定模块，用于利用所述数据传输时间和所述数据传输总量确定所述单位数据传输量。

6.根据权利要求5所述的FPGA加速卡传输性能测试装置，其特征在于，还包括：

相邻获取模块，用于获取与所述第一帧计数相邻的目标帧计数对应的第三数据包；

实际确定模块，用于基于所述第一数据包的所述第一周期计数和所述第三数据包的第三周期计数，确定实际传输时间；

延时确定模块，用于确定所述单位数据大小的预设传输时间，并基于所述实际传输时间和所述预设传输时间确定传输延时，得到第二传输性能指标。