[发明专利]测试用电路板

说明书

本发明提供了一种测试用电路板，包括：基板，基板设有Dk和Df提取区域以及信号损耗区域；信号损耗区域设有用于检测信号损耗的第一电路；Dk和Df提取区域设有用于Dk和Df提取的第二电路；其中，基板为多层结构，多层结构的基板中包括至少一层信号层，第一电路与第二电路设于每层信号层上。本发明提供的测试用电路板，通过在一块基板上，同时设置用于检测信号损耗的第一电路，以及用于Dk和Df提取的第二电路，进而能够对一块PCB板实现信号损耗的检测与Dk和Df的提取，减少了PCB板的制作时间，减少了整个测试过程所用的时间。

技术领域

本发明涉及PCB板材料技术领域，具体而言，涉及一种测试用电路板。

背景技术

随着5G时代的到来，电子设备系统中信息传输高速高频化特性，使得印制电路板(Printed Circuit Board，PCB)面临更高的集成度、更大的数据传输量考验，催生了高频高速印制电路板。目前，高可靠性传递系统信号已经成为保障电子设备系统性能的研究热点，传输信号损失小、信号完整性好成为高频高速印制电路板性能的基本要求，这对印制电路板制造材料选择、布线设计及制作工艺都提出了更高的挑战。为满足PCB低损耗的要求，PCB制造的基板材料特性也越来越不容忽视，每种级别的高速材料具有不同的电气性能等级，因此如何测试高速材料的电气性能也成为行业内关注的重点。

电气性能的测试主要包括信号损耗的测试和Dk/Df测试，而信号损耗的方法测试又包括利用SMA探头测试的VNA测试、Delta L专用测试探头的Delta L测试；提高信号损耗的一种方法是对信号孔进行背钻，减小信号孔的stub长度减小信号损耗，因此在实际的PCB制作过程中需要对背钻进行stub长度的检测。目前高速材料的电气性能测试分别由不同种类的PCB进行测试，即信号损耗测试PCB，Dk/Df提取测试PCB；背钻stub长度的检测则对不同层的信号孔进行切片观察，采用不同类型的PCB测试的方法加长了制作时间，增大了测试的繁杂，而对每层的信号孔进行切片观察stub的长度减小了基板材料的利用率，增大了切片的制作时间。

发明内容

本发明旨在至少解决现有技术中存在的对PCB板基板材料的电气性检测的过程复杂，时间长。

为此，本发明的第一方面实施例提出了一种测试用电路板。

有鉴于此，根据本发明的第一方面实施例，本发明提出了一种测试用电路板，包括：基板，基板设有Dk和Df提取区域以及信号损耗区域；信号损耗区域设有用于检测信号损耗的第一电路；Dk和Df提取区域设有用于Dk和Df提取的第二电路；其中，基板为多层结构，多层结构的基板中包括至少一层信号层，第一电路与第二电路设于每层信号层上。

本发明提供的测试用电路板，通过在一块基板上，同时设置用于检测信号损耗的第一电路，以及用于Dk和Df提取的第二电路，进而能够对一块PCB板实现信号损耗的检测与Dk和Df的提取，减少了PCB板的制作时间，减少了整个测试过程所用的时间。

另外，本发明提供的上述实施例中的测试用电路板还可以具有如下附加技术特征：

在上述技术方案中，优选地，基板上还设有背钻测试区域；背钻测试区域设有用于测试stub长度用的背钻孔；背钻孔设于每层信号层上。

在该技术方案中，在基板上还设置有独立的背钻测试区域，在该区域内，每层信号层均开设有背钻孔，以便在观察背钻孔stub的长度时，可以针对该背钻测试区域统一切片，以观察全部信号层的背钻孔，进而减小了切片的制作时间，方便检测，增大基板材料的利用率。

在上述任一技术方案中，优选地，第一电路包括VNA测试信号电路。

在该技术方案中，通过VNA测试信号电路，对PCB板的材料进行信号完整性的检测。

在上述任一技术方案中，优选地，VNA测试信号电路包括两组第一差分线；两组第一差分线中的每条线路两端均开设有第一信号孔；其中，两组第一差分线不等长。