[发明专利]光掩膜以及光刻光学式叠对标记测量方法

说明书

本发明提供一种光掩膜及光刻光学式叠对标记测量方法，用于测量芯片制造过程中不同层之间的叠对偏移量，所述光掩膜包括：斜向单元掩膜图案和斜向叠对掩膜标记，所述斜向单元掩膜图案和所述斜向叠对掩膜标记具有相同的斜向方向。采用所述光掩膜将所述斜向单元掩膜图案和所述斜向叠对掩膜标记刻录到半导体衬底上，在所述半导体衬底上形成斜向单元图案和斜向叠对标记。采用光学方法量测所述半导体衬底上当前层的所述斜向叠对标记相对于先前层的所述斜向叠对标记的叠对偏移量；以及根据所述叠对偏移量将所述当前层与所述先前层对准。根据本发明的光掩膜及光刻光学式叠对标记测量方法，能够对应测量半导体衬底中斜向单元图案的叠对偏移量。

技术领域

本发明涉及集成电路制造技术领域，特别是涉及光掩膜以及光刻光学式叠对标记测量方法。

背景技术

在半导体制造过程中，光刻工艺作为每一个技术代的核心技术而发展。光刻是将光掩膜(mask)上图形形式的电路结构通过对准、曝光、显影等步骤转印到涂有光刻胶的硅片表面的工艺过程，光刻工艺会在硅片表面形成一层光刻胶掩蔽图形，其后续工艺是刻蚀或离子注入。标准的CMOS工艺中，需要数十次的光刻步骤，而影响光刻工艺误差的因素，除了光刻机的分辨率之外，还有对准的精确度。

光刻的叠对(Overlay)是用以测量一个光刻图案置于硅片时，与先前已定义过的图案之间的对准精度。由于集成电路是由很多层电路重叠组成的，因此必须保证每一层与前面或者后面的层的对准精度，如果对准精度超出要求范围，则可能造成整个电路不能完成设计工作。因此在每一层的制造过程中，要对其与先前层的对准精度进行测量。

一般常用的一种叠对量测图型(Mark)为光学式IBO(Image Based Overlay)，如光栅式图型(有时被称为AIM，Advanced Image Measurement)。AIM图型如图1所示，该图型包括先前层的平行叠对标记(深色)以及当前层的平行叠对标记(浅色)，通过对比这两种平行叠对标记的位置，计算出横向叠对偏移量Δx以及纵向叠对偏移量Δy，当该横向叠对偏移量Δx以及纵向叠对偏移量Δy小于设定阈值时，则工艺在安全窗口之内。

发明内容

发明所要解决的问题

现有的光掩膜大多为矩形，投射到半导体衬底上形成多个重复的矩形区域。通常采用使用图1所示的平行叠对标记来判断半导体衬底的两层间的单元图案的对准情况。具体来讲，如图1所述，以平行于矩形区域的边的方式在半导体衬底的各层中的相同位置形成多个横向的平行叠对标记或者纵向的平行叠对标记，这些平行叠对标记的形状、尺寸、彼此间的间隔相同。通过光学量测先前层与当前层的平行叠对标记，得出两层的横向的叠对偏移量Δx或者纵向叠对偏移量Δy，当叠对偏移量小于设定阈值时，工艺在安全窗口之内，进入下道工艺；当叠对偏移量大于等于设定阈值时，需要进行返工。这种平行叠对标记的形成方法简单，使用方便，特别适合半导体衬底中的单元图案绝大部分为平行单元图案的情况。