[发明专利]主控元件及电路基板

说明书

本发明公开一种主控元件以及电路基板。主控元件可配合电路基板操作，且包括一设置在所述主控元件底部的一球栅阵列。球栅阵列包括共同位于一焊球设置区内的多个接地焊球以及多个电源焊球。多个电源焊球被区分为多个电源焊球组，且多个接地焊球被区分为多个接地焊球组。至少一接地焊球组包括两个接地焊球，并至少与其中一电源焊球组相邻。接地焊球组中的两个接地焊球之间的间距，会大于任两相邻的电源焊球与接地焊球之间的间距。电路基板具有对应于主控元件的球栅阵列的焊垫阵列，以使主控元件可被组装于电路基板上。

技术领域

本发明涉及一种主控元件及电路基板，特别是涉及一种具有球栅阵列的主控元件以及电路基板。

背景技术

在利用球栅阵列封装技术所封装的积体电路封装元件中，封装基板的底部具有一锡球阵列。锡球阵列中的多个锡球，可作为外部接点，以使积体电路封装元件内的晶片电性连接到电路板，以进行信号传输。

目前，在设计电路板及球栅阵列时，多个接地锡球会分别通过多个接地导电孔(grounded via)电性连接到电路板中的接地平面，而多个电源锡球会分别通过多个电源导电孔(power via)电性连接至电路板中的电源平面。

为了降低电路板中的寄生电阻所造成的直流电压降(IR drop)，接地锡球的数量以及电源锡球的数量会尽可能地增加，以增加电流传输的路径。据此，接地导电孔(groundvia)以及电源导电孔(power via)的数量也会随之增加，从而使接地导电孔的密度以及电源导电孔的密度增加。现有的接地锡球与电源锡球通常会分别设置在不同的区域，以简化电路板的内层线路制作。

另外，为了进一步缩小积体电路封装元件的尺寸，需要进一步将每两相邻的锡球之间的间距，例如：由0.65mm缩减到0.5mm。然而，缩小两相邻锡球之间的间距(pitch)，也使接地导电孔(ground via)以及电源导电孔(power via)所能设置的空间被减缩。因此，在不减少接地导电孔与电源导电孔的数量的情况下，接地导电孔与电源导电孔的孔径也要被进一步缩减。

虽然目前可通过雷射钻孔的方式来制作具有更小孔径的接地导电孔或电源导电孔，但耗费较高的制程成本。另一个方式是通过减少锡球、接地导电孔或电源导电孔的数量，来缩减积体电路封装元件的尺寸。但是，减少锡球、接地导电孔或电源导电孔的数量会导致阻抗增加。

发明内容

本发明所要解决的技术问题在于，进一步缩小主控元件的尺寸，又避免造成过大的阻抗或者提高制造成本。

为了解决上述的技术问题，本发明所采用的其中一技术方案是，提供一种主控元件，其包括一设置在所述主控元件底部的一球栅阵列。球栅阵列包括共同位于一焊球设置区内的多个接地焊球以及多个电源焊球。多个电源焊球被区分为多个电源焊球组，且多个接地焊球被区分为多个接地焊球组。至少一接地焊球组包括两个接地焊球，并与其中一电源焊球组相邻。接地焊球组中的两个接地焊球之间的间距，会大于任两相邻的电源焊球与接地焊球之间的间距。

本发明所采用的其中一技术方案是，提供一种主控元件，其包括一设置在所述主控元件底部的一球栅阵列。球栅阵列包括共同位于一焊球设置区内的多个接地焊球以及多个电源焊球。多个电源焊球与多个接地焊球沿着一第一方向排成多行，且多行中的一第一行与一第二行之间的一第一行距，大于第二行与一第三行之间的第二行距。

本发明所采用的另一技术方案是，提供一种电路基板。电路基板包括一叠层板体以及一焊垫阵列。叠层板体具有一第一表面以及一相反于所述第一表面的第二表面。叠层板体包括至少一接地层以及和接地层电性绝缘的一电源层。焊垫阵列设置于第一表面，且包括多个电性连接于电源层的电源焊垫，以及多个电性连接于接地层的接地焊垫。多个电源焊垫与多个接地焊垫共同位于所述第一表面的第一预定区内，多个电源焊垫被区分为多个电源焊垫组，多个接地焊垫被区分为多个接地焊垫组。至少一接地焊垫组包括两个接地焊垫，并与其中一电源焊垫组相邻。至少一接地焊垫组中的两个接地焊垫之间的间距，大于两相邻的电源焊垫与接地焊垫之间的间距。