[发明专利]一种支持列选结构的亚阈值10管存储单元

说明书

本发明公开了一种支持列选结构的亚阈值10管存储单元，包括位线、反相位线、字线、PMOS上拉管对、第一反相器、第二反相器、读电路和写电路，PMOS上拉管对包括第一PMOS管和第二PMOS管，第一反相器包括第三PMOS管和第一NMOS管，第二反相器包括第四PMOS管和第二NMOS管，读电路包括第三NMOS管和第四NMOS管，写电路包括第五NMOS管和第六NMOS管；优点是在执行读操作时不会出现读破坏现象，不会破坏它之前存储的数据，不存在半选择破坏问题。

技术领域

本发明涉及一种存储单元，尤其是涉及一种支持列选结构的亚阈值10管存储单元。

背景技术

工艺技术的进步，使得晶体管的尺寸越来越小，芯片单位面积上集成的晶体管数目越来越多，导致芯片的功耗也越来越大。存储器作为芯片的重要组成部分之一，它的功耗消耗占据了整个芯片功耗的很大一部分。因此，降低存储器的功耗消耗可以有效的降低整个芯片的功耗消耗。特别是对于应用于超低功耗环境的芯片来说，如医疗器件、无线传感器和手提电脑等便携式器件，它们对功耗消耗有着更为严格的约束，更为迫切需要低功耗的存储器。

众所周知，芯片的动态功耗与电源电压的平方成正比，而其静态功耗(主要是漏电流功耗)则与电源电压的指数成正比，因此降低电源电压被认为是降低芯片功耗最直接且最有效的方法。传统的6管(6Transistors，6T)SRAM，由于其面积小以及读写速度快，在商业上被广泛采用。但是，传统的6管SRAM的电路本身存在读、写相互约束问题，容易发生读破坏现象，导致其很难在低于0.7V电压的环境下工作。所以，在设计低压SRAM时，设计者更倾向采用其它新型结构的存储单元来实现SRAM设计。例如，2006年，作者K.Takeda在杂志“Journal of Solid-State Circuits”中发表了文章“Aread-static-noise-margin-freeSRAM cell for low-VDD and high-speed applications”，该文章中提出一个单端的7管存储单元，采用90nm工艺制造的64kbits 7T-SRAM可以在440mV的电压下工作；2007年，作者L.Chang在会议“Symposium on VLSI:Technology Paper”中发表了文章“A 5.3GHz 8T-SRAM with operation down to 0.41V in 65nm CMOS”，该文章中提出一个单端的8管存储单元，采用65nm工艺制造的32kbits 8T-SRAM可以在0.41V的电压下工作，同时具有295MHz的工作频率；2011年，作者M.F.Chang在杂志“Journal of Solid-State Circuits”中发表了文章“A 130mV SRAM with expanded write and read margins for subthresholdapplications”，该文章中提出一个单端的9管存储单元，采用90nm工艺下制造的32kbits9T-SRAM的最小工作电压可降低至130mV。

虽然上述这些新型SRAM能在亚阈值电压环境下工作，但是它们的存储单元在执行读操作时会出现读破坏现象，导致之前存储的数据发生翻转，即存在半选择破坏问题，使得它们都不能支持阵列的列选结构。而列选结构是一种SRAM版图布局结构，它不仅能有效的提高存储阵列的面积利用率，而且结合单位的纠错码(Error Correction Code，ECC)电路就可以有效的提高SRAM的抗软错误(Soft Error)能力。鉴此，设计一种支持列选结构的亚阈值10管存储单元具有重要意义。

发明内容

本发明所要解决的技术问题是提供一种支持列选结构的亚阈值10管存储单元，该亚阈值10管存储单元在执行读操作时不会出现读破坏现象，不会破坏它之前存储的数据，不存在半选择破坏问题。