[发明专利]基于低压器件的高压高速IO电路

权利要求书

1.一种基于低压器件的高压高速IO电路，其特征在于，所述IO电路包括：

第一PMOS管和第二PMOS管，串联设置于电路电源电压VCC和IO接口之间，第一PMOS管用于控制电路电源电压VCC到IO接口之间通路的打开和关断，第二PMOS管用于对第一PMOS管进行电压过载保护；

第一NMOS管和第二NMOS管，串联设置于第二PMOS管和电路地电位VSS之间，其中，第一NMOS管和电路地电位VSS相连，第二NMOS管和第二PMOS管相连，第一NMOS管用于接收第一低压差分输入信号IN-，第二NMOS管用于对第一NMOS管进行电压过载保护；

第三NMOS管和第四NMOS管，串联设置于第一PMOS管和电路地电位VSS之间，其中，第三NMOS管和电路地电位VSS相连，第四NMOS管和第一PMOS管相连，第三NMOS管用于接收第二低压差分输入信号IN+，第四NMOS管用于对第三NMOS管进行电压过载保护；

所述第二NMOS管和第四NMOS管的器件电源电压为VDD；

当第二低压差分输入信号IN+为VSS并且第一低压差分输入信号IN-为VDD时，第一PMOS管截止，IO接口输出电压为VSS；

当第二低压差分输入信号IN+为VDD并且第一低压差分输入信号IN-为VSS时，第一PMOS管导通，IO接口输出电压为VCC；

所述第一PMOS管的栅极与第四NMOS管相连，源极与电路电源电压VCC相连，漏极与第二PMOS管相连，第二PMOS管的栅极与电路地电位VSS相连，源极与第一PMOS管相连，漏极与和IO接口相连；

所述第一NMOS管的栅极用于接收第一低压差分输入信号IN-，源极与电路地电位VSS相连，漏极与第二NMOS管相连；所述第二NMOS管的栅极与器件电源电压VDD相连，源极与第一NMOS管的漏极相连，漏极与第二PMOS管的漏极相连；所述第三NMOS管的栅极用于接收第二低压差分输入信号IN+，源极与电路地电位VSS相连，漏极与第四NMOS管相连；所述第四NMOS管的栅极与器件电源电压VDD相连，源极与第三NMOS管的漏极相连，漏极与第一PMOS管的栅极相连。

2.根据权利要求1所述的基于低压器件的高压高速IO电路，其特征在于，所述第一PMOS管和第二PMOS管的井电位分别于电路电源电压VCC相连。

3.根据权利要求1所述的基于低压器件的高压高速IO电路，其特征在于，所述第一NMOS管、第二NMOS管、第三NMOS管及第四NMOS管的井电位分别于电路地电位VSS相连。

4.根据权利要求1所述的基于低压器件的高压高速IO电路，其特征在于，所述第一PMOS管的源极和栅极之间并联设有第一电阻R1，第一PMOS管的栅极和第四NMOS管的漏极之间设有第二电阻R2，第一电阻R1和第二电阻R2用于对电路电源电压VCC进行分压，以对第一PMOS管进行电压过载保护。

5.根据权利要求4所述的基于低压器件的高压高速IO电路，其特征在于，所述第一PMOS管的栅极电压大于或等于电路电源电压VCC与器件电源电压VDD之差。

6.根据权利要求1所述的基于低压器件的高压高速IO电路，其特征在于，所述第二PMOS管的源极和栅极之间并联设有第三电阻R3，第二PMOS管的栅极和第二NMOS管的漏极之间设有第四电阻R4，第三电阻R3和第四电阻R4用于对电路电源电压VCC进行分压，以对第一PMOS管进行电压过载保护。

7.根据权利要求6所述的基于低压器件的高压高速IO电路，其特征在于，所述第二PMOS管的栅极电压大于或等于电路电源电压VCC与器件电源电压VDD之差。