[发明专利]基于低压器件的高压高速IO电路

说明书

本发明公开了一种基于低压器件的高压高速IO电路，所述IO电路包括：第一PMOS管和第二PMOS管，串联设置于电路电源电压VCC和IO接口之间，第一PMOS管用于控制电路电源电压VCC到IO接口之间通路的打开和关断，第二PMOS管用于对第一PMOS管进行电压过载保护；第一NMOS管和第二NMOS管，串联设置于第二PMOS管和电路地电位VSS之间，第一NMOS管用于接收第一低压差分输入信号IN‑，第二NMOS管用于对第一NMOS管进行电压过载保护；第三NMOS管和第四NMOS管，串联设置于第一PMOS管和电路地电位VSS之间，第三NMOS管用于接收第二低压差分输入信号IN+，第四NMOS管用于对第三NMOS管进行电压过载保护。本发明的IO电路具有结构简单、易于集成、灵活适应性、自我静电防护等优点。

技术领域

本发明涉及IO电路技术领域，特别是涉及一种基于低压器件的高压高速IO电路。

背景技术

IO电路普遍存在于数模混合芯片、MCU、SOC等系统，大多数系统的IO驱动电路采用较高的电路电源电压而非数字逻辑标准单元电压，因此无法直接使用数字逻辑标准单元的低压器件，而需要使用高压器件完成IO电路的设计。然而大多工艺中高压器件面积比同等驱动能力的低压器件面积大很多，不仅增加了芯片成本而且增大了驱动电路的寄生，从而限制了IO电路的速度；甚至有许多工艺没有相应电压的高压器件从而限制了IO电路的性能和应用。

因此，针对上述技术问题，有必要提供一种基于低压器件的高压高速IO电路。

发明内容

有鉴于此，本发明的目的在于提供一种基于低压器件的高压高速IO电路。

为了实现上述目的，本发明一实施例提供的技术方案如下：

一种基于低压器件的高压高速IO电路，所述IO电路包括：

第一PMOS管和第二PMOS管，串联设置于电路电源电压VCC和IO接口之间，第一PMOS管用于控制电路电源电压VCC到IO接口之间通路的打开和关断，第二PMOS管用于对第一PMOS管进行电压过载保护；

第一NMOS管和第二NMOS管，串联设置于第二PMOS管和电路地电位VSS之间，其中，第一NMOS管和电路地电位VSS相连，第二NMOS管和第二PMOS管相连，第一NMOS管用于接收第一低压差分输入信号IN-，第二NMOS管用于对第一NMOS管进行电压过载保护；

第三NMOS管和第四NMOS管，串联设置于第一PMOS管和电路地电位VSS之间，其中，第三NMOS管和电路地电位VSS相连，第四NMOS管和第一PMOS管相连，第三NMOS管用于接收第二低压差分输入信号IN+，第四NMOS管用于对第三NMOS管进行电压过载保护。

作为本发明的进一步改进，所述第二NMOS管和第四NMOS管的器件电源电压为VDD；

当第二低压差分输入信号IN+为VSS并且第一低压差分输入信号IN-为VDD时，第一PMOS管截止，IO接口输出电压为VSS；

当第二低压差分输入信号IN+为VDD并且第一低压差分输入信号IN-为VSS时，第一PMOS管导通，IO接口输出电压为VCC。

作为本发明的进一步改进，所述第一PMOS管的栅极与第四NMOS管相连，源极与电路电源电压VCC相连，漏极与第二PMOS管相连，第二PMOS管的栅极与电路地电位VSS相连，源极与第一PMOS管相连，漏极与和IO接口相连。

作为本发明的进一步改进，所述第一PMOS管和第二PMOS管的井电位分别于电路电源电压VCC相连。