[发明专利]一种集成电路版图设计优化方法和系统有效
申请号: | 201910026551.8 | 申请日: | 2019-01-11 |
公开(公告)号: | CN109740277B | 公开(公告)日: | 2023-10-27 |
发明(设计)人: | 吴玉平;陈岚;张学连 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | G06F30/367 | 分类号: | G06F30/367;G06F30/39 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 李婷婷;王宝筠 |
地址: | 100029 北京市朝阳*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 集成电路 版图 设计 优化 方法 系统 | ||
本申请提供一种集成电路版图设计优化方法和系统中,其中,所述优化方法包括:获取版图数据和仿真激励,从而判断是否存在待调节性能的晶体管,若有,则调节与所述待调节性能的晶体管的栅极相邻的栅极端对端距离;和/或,调节所述待调节性能的晶体管的栅极上覆盖的绝缘膜类型,从而在保证集成电路版图中晶体管性能的基础上,降低晶体管的功耗,得到调节后的集成电路版图,进而得到优化后的集成电路版图。
技术领域
本发明涉及集成电路版图设计技术领域,尤其涉及一种集成电路版图设计优化方法和系统。
背景技术
在早期的集成电路制造工艺中,晶体管栅极未使用Si4N3薄膜;后在晶体管栅极上覆盖Si4N3薄膜对栅结构起到保护作用;进一步在晶体管栅结构上覆盖具有应力的Si4N3薄膜用于提升晶体管的性能。
此外在采用应力绝缘膜覆盖晶体管栅结构提高晶体管性能的工艺中,相邻的栅极端对端的晶体管其栅极端对端的距离对集成电路的性能有明显的影响。
但现有集成电路板图中晶体管的功耗较高,因此,亟需一种集成电路版图优化设计方法,对现有的集成电路版图进行进一步优化,以降低晶体管的功耗。
发明内容
有鉴于此,本发明提供一种集成电路版图设计优化方法和系统,以解决现有技术中集成电路中晶体管功耗较高的问题。
为实现上述目的,本发明提供如下技术方案:
一种集成电路版图设计优化方法,所述集成电路版图中包括多个晶体管,所述晶体管包括栅极,所述栅极上覆盖有绝缘膜,所述集成电路版图设计优化方法包括:
获取所述集成电路版图的版图数据和仿真激励;
根据所述版图数据和所述仿真激励,判断是否存在待调节性能的晶体管;
若是,则在所述集成电路版图上,对所述待调节性能的晶体管进行调节,并返回所述根据所述集成电路版图数据和所述仿真激励,判断是否存在待调节性能的晶体管的步骤;
若否,则输出调节后的集成电路版图;
其中,所述对所述待调节性能的晶体管在所述集成电路版图上进行调节包括:
调节与所述待调节性能的晶体管的栅极相邻的栅极端对端距离;
和/或,
调节所述待调节性能的晶体管的栅极上覆盖的绝缘膜类型。本发明还提供一种集成电路版图设计优化系统,包括:
获取模块,用于获取集成电路版图数据和仿真激励;
判断模块,用于根据所述集成电路版图数据和所述仿真激励,判断是否存在待调节性能的晶体管;
调节模块,用于在所述集成电路版图上,对所述待调节性能的晶体管进行调节;
输出模块,用于输出调节后的集成电路新版图。
经由上述的技术方案可知,本发明提供的集成电路版图设计优化方法和系统中,其中,所述优化方法包括:获取版图数据和仿真激励,从而判断是否存在待调节性能的晶体管,若有,则调节与所述待调节性能的晶体管的栅极相邻的栅极端对端距离;和/或,调节所述待调节性能的晶体管的栅极上覆盖的绝缘膜类型,从而在保证集成电路版图中晶体管性能的基础上,降低晶体管的功耗,得到调节后的集成电路版图,进而得到优化后的集成电路版图。
附图说明
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910026551.8/2.html,转载请声明来源钻瓜专利网。