[发明专利]一种基于localbus总线的多路onewire通信系统

说明书

本发明公开了一种基于localbus总线的多路onewire通信系统，包括CPU、FPGA和多个onewire接口芯片，CPU和FPGA通过localbus总线相连，而FPGA通过配置onewire接口芯片的IO模块电压直接与onewire接口芯片相连。使用本发明的系统，可便捷实现实时嵌入式系统对多路通信的应用需求，开发与调试效率显著提高。同时，系统易于扩展、实时性强、移植性好、不需使用硬核资源、软件工作量显著减少，极大满足了应用系统的多层次需求。

技术领域

本发明涉及实时嵌入式通信技术领域，尤其涉及一种基于localbus总线的多路onewire通信系统。

背景技术

Onewire(单总线)是DALLAS公司推出的外围串行扩展总线技术总线，顾名思义，它是采用一根信号线进行通信，既传输时钟信号又传输数据，而且能够进行双向通信，具有节省I/O口线、资源结构简单、成本低廉、便于总线扩展和维护等诸多优点。常用到单总线的器件，一般是稳定传感器、EEPROM、唯一序列号芯片等，如DS18B20、DS2431。

在使用onewire总线时，往往很少CPU会提供硬件单总线，几乎都是根据onewire总线标准的时序图，通过普通IO翻转模拟实现onewire总线。而在模式实现时序图的过程中，需要根据CPU时钟频率等条件进行时序时间计算，如果更换CPU后，需要重新计算时序时间，如果时序代码和器件外设控制代码集成在一起，则代码改动比较大。或者同一CPU需要模拟多根单总线时，传统的“复制”方式使得程序显得累赘，还增加ROM占用空间。因此，可以利用“函数指针”的方式，将时序部分抽象出来，达到“复用”代码的效果。

在目前的嵌入式系统开发中，考虑到成本等各方面的因素，CPU一般不提供对onewire总线支持。因此，在需要多于两路onewire的应用中，必须要在硬件中增加FPGA芯片通过可编程逻辑来实现扩展onewire。在CPU与FPGA之间一般通过GPIO、PCI或PCIe等方式实现CPU与扩展芯片的连接。对于GPIO方式，软件工作量很大，而且实时性的实现有难度。而PCI或PCIe方式，则需要消耗PCI或PCIe总线资源,且PCIe为FPGA内硬核资源，较低端芯片中可能无PCIe。因此这两种方法均存在一定的不足。

发明内容

有鉴于此，本发明的目的在于，提供一种基于localbus总线的多路onewire通信系统，以便满足系统多层次需求。

为实现上述目的，本发明采用的技术方案为：

一种基于localbus总线的多路onewire通信系统，包括CPU、FPGA和多个onewire接口芯片，所述CPU和FPGA通过localbus总线相连，所述FPGA通过配置所述onewire接口芯片的IO模块电压直接与onewire接口芯片相连。

优选的，所述localbus总线包括控制总线、地址总线和数据总线，所述控制总线包含LCS片选信号线、INT中断控制线、ER/W读写使能信号线以及RST复位信号线。

优选的，所述LCS片选信号线为一条，当所述LCS片选信号线的信号为低电平时表示FPGA被选中；所述INT中断控制线为一条，中断控制线中的不同中断信号表示不同的中断事件。

优选的，所述地址总线宽度为12位，其中高4位地址用于选择访问onewire的通道号，低8位地址用于访问onewire内部控制寄存器。

优选的，所述数据总线宽度为16位，且可双向传输，用于实现CPU与FPGA之间的数据传输。

优选的，还包括软件模块，所述软件模块包括应用层、虚拟驱动层和设备驱动层。

优选的，所述虚拟驱动层包括用户接口模块、onewireDrv模块和onewireLib模块，用于提供API函数、注册回调函数和内部初始化。