[发明专利]一种用于提高跨阻放大器电源抑制比的增强电路

说明书

一种用于提高跨阻放大器电源抑制比的增强电路，属于激光三维成像中的模拟信号处理领域。由第四PMOS管、第一NMOS管、第二PMOS管和第一PMOS管组成负反馈环路①，第一NMOS管、第二PMOS管和第三PMOS管组成正反馈环路②，第一NMOS管、第二NMOS管和第三NMOS管组成负反馈环路③，负反馈环路③的增益大于正反馈环路②的增益。本发明通过正反馈环路和负反馈环路的共同作用能够稳定跨阻放大器电源端V_DDA电压，从而改善跨阻放大器的电源抑制比，进而解决APD阵列读出电路的串扰问题。

技术领域

本发明属于激光三维成像中的模拟信号处理领域，具体涉及一种应用于提升雪崩二极管(Avalanche Photodiode，APD)阵列读出电路中跨阻放大器电源抑制比的增强电路。

背景技术

激光三维成像是激光雷达的典型应用，雪崩二极管(Avalanche Photodiode，APD)阵列光电探测器是激光雷达的核心器件，通常由APD阵列和相应的读出电路组成。跨阻放大器是读出电路的关键部分，其作用是将光电二极管输出的微弱电流脉冲信号转换成电压脉冲信号。常见的线性模式APD阵列读出电路如图1所示，外部电源V_IN统一为跨阻放大器TIA供电，其中R_par为导线寄生电阻。当阵列中有一个跨阻放大器TIA接收到脉冲光电流后，会给电源带来微弱的扰动，从而影响到阵列中其它跨阻放大器TIA的电源电压V_DDA。常见的APD阵列读出电路模拟前端的电源抑制比较差，这导致阵列读出电路易受到干扰，串扰较为严重。

发明内容

针对上述跨阻放大器电源抑制比较差导致电路受干扰的问题，本发明提出了一种增强电路，能够应用于跨阻放大器中增强跨阻放大器的电源抑制比，从而解决阵列读出电路的串扰问题。

本发明的技术方案为：

一种用于提高跨阻放大器电源抑制比的增强电路，包括第一电容、第二电容、第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、电流源和偏置电压源，

第一PMOS管的栅极连接第一NMOS管的漏极、第三PMOS管的栅极、第二PMOS管的栅极和漏极，其漏极连接第四PMOS管的源极和所述跨阻放大器的电源端并通过第一电容后接地，其源极连接第二PMOS管和第三PMOS管的源极以及电流源的正极并连接外部电源；

第四PMOS管的栅极连接偏置电压源的正极，其漏极连接第一NMOS管的源极、第三NMOS管的栅极、第二NMOS管的栅极和漏极；

第三NMOS管的漏极连接第一NMOS管的栅极、第三PMOS管的漏极和电流源的负极并通过第二电容后接地，其源极连接第二NMOS管的源极和偏置电压源的负极并接地；

第二NMOS管的宽长比与第三NMOS管的宽长比之比小于第二PMOS管的宽长比与第三PMOS管的宽长比之比。

本发明的有益效果是：通过正反馈环路和负反馈环路的结合能够改善跨阻放大器的电源抑制比，进而解决APD阵列读出电路的串扰问题。

附图说明

图1为线性雪崩二极管APD阵列读出电路的结构示意图。

图2为本发明提出的一种用于提高跨阻放大器电源抑制比的增强电路的结构示意图。

图3为本发明一种用于提高跨阻放大器电源抑制比的增强电路的小信号示意图。

图4为传统跨阻放大器与应用本发明一种用于提高跨阻放大器电源抑制比的增强电路后的跨阻放大器的电源抑制比幅频特性对比示意图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述：