[发明专利]3D NAND存储器位线的电阻测试方法

说明书

一种3D NAND存储器位线的电阻测试方法，包括：提供失效晶圆，所述失效晶圆包括衬底和位于衬底正面上的3D NAND存储器，所述3D NAND存储器包括若干位线和与每个位线相应连接的若干金属插塞；选取多根位线作为目标位线，将多根目标位线通过金属线路连接；从衬底的背面平坦化所述衬底，直至暴露所述与目标位线连接的金属插塞；对目标位线所对应的金属插塞进行测试，获得目标位线的电阻值。本发明的测试方法可以减小3D NAND存储器位线电阻的测试难度，并且能保证测试的精度。

技术领域

本发明涉及半导体制作领域，尤其涉及一种3D NAND存储器位线的电阻测试方法。

背景技术

NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的3D NAND存储器。

在3D NAND存储器的制作过程中，各种关键器件以及结构的参数观测是一个十分重要的环节，对于设计纠错、制程优化以及失效分析尤其重要，然而随着器件以及测试结构尺寸不断缩小，对目标结构的观测也充满挑战。

3D NAND存储器的位线是一个关键的结构，在进行失效测试和分析时，位线的电阻是一个重要的参考参数，但是现有对3D NAND存储器的位线进行电阻测试时难度较大，电阻的测试精度无法保证。

发明内容

本发明所要解决的技术问题是怎样减小3D NAND存储器的位线电阻的测试难度，提高测试的精度。

本发明提供了一种3D NAND存储器位线的电阻测试方法，包括：

提供失效晶圆，所述失效晶圆包括衬底和位于衬底正面上的3D NAND存储器，所述3D NAND存储器包括若干位线和与每个位线相应连接的若干金属插塞；

选取多根位线作为目标位线，将多根目标位线通过金属线路连接；

从衬底的背面平坦化所述衬底，直至暴露所述与目标位线连接的金属插塞；

对目标位线所对应的金属插塞进行测试，获得目标位线的电阻值。

可选的，所述金属线路采用聚焦离子束工艺形成。

可选的，所述聚焦离子束工艺采用的离子为金属离子。

可选的，所述金属离子为钨离子、钴离子、钛离子或铜离子。

可选的，所述3D NAND存储器还包括位于衬底正面上的隔离层和控制栅交替层叠的堆叠结构，位于堆叠结构中的沟道孔，位于沟道孔中的存储结构；覆盖堆叠结构的介质层。

可选的，所述若干位线位于堆叠结构上的介质层中，若干位线相互平行，且每一根位线通过一金属插塞与相应的存储结构连接。

可选的，通过聚焦离子束工艺形成金属线路时，先通过聚焦离子束刻蚀介质层，形成暴露多根目标位线表面的开口，然后在开口底部继续通过聚焦离子束形成金属线路，将多根目标位线相连接。

可选的，所述目标位线的数量大于等于3根。

可选的，采用纳米探针台对目标位线所对应的金属插塞进行测试。

可选的，所述对目标位线所对应的金属插塞进行测试，获得目标位线的电阻过程包括：对三根目标位线两两施加测试电压获得相应的测试电阻；根据测试电压和测试电阻计算获得每根目标位线的电阻。

可选的，从背面平坦化所述失效晶圆采用化学机械研磨工艺。

可选的，所述位线的长度为0.5～8毫米，位线的宽度为30～80纳米，相邻位线的间距为15～25nm。