[发明专利]半导体器件及其制造方法

说明书

提供了一种半导体器件及其制造方法，所述半导体器件包括：栅电极，在衬底上沿第一方向延伸；第一有源图案，在衬底上沿与第一方向交叉的第二方向延伸以穿透栅电极，第一有源图案包括锗；外延图案，位于栅电极的侧壁上；第一半导体氧化物层，位于第一有源图案与栅电极之间，并且通过第一半导体材料的氧化而形成；以及第二半导体氧化物层，位于栅电极与外延图案之间，并且通过第二半导体材料的氧化而形成。第一半导体材料的锗的浓度可以小于第一有源图案的锗的浓度，并且第一半导体材料的锗的浓度可以与第二半导体材料的锗的浓度不同。

相关申请的交叉引用

通过引用将于2018年2月23日在韩国知识产权局提交的题为“SemiconductorDevice and Method for Fabricating the Same(半导体器件及其制造方法)”的韩国专利申请No.10-2018-0021804全部并入本文。

技术领域

实施例涉及一种半导体器件及其制造方法。

背景技术

多栅极晶体管可以被实现为用来提高半导体器件的集成度的微缩技术。多栅极晶体管可以包括位于衬底上的鳍形或纳米线形状的硅主体以及位于硅主体的表面上的栅极。

发明内容

实施例涉及一种半导体器件，所述半导体器件包括：栅电极，所述栅电极在衬底上沿第一方向延伸；第一有源图案，所述第一有源图案在所述衬底上沿与所述第一方向交叉的第二方向延伸以穿过所述栅电极，所述第一有源图案包括锗(Ge)；外延图案，所述外延图案位于所述栅电极的侧壁上；第一半导体氧化物层，所述第一半导体氧化物层位于所述第一有源图案与所述栅电极之间，并且通过第一半导体材料的氧化而形成；以及第二半导体氧化物层，所述第二半导体氧化物层位于所述栅电极与所述外延图案之间，并且通过第二半导体材料的氧化而形成，其中，所述第一半导体材料的锗(Ge)的浓度小于所述第一有源图案的锗(Ge)的浓度，其中，所述第一半导体材料的锗(Ge)的浓度与所述第二半导体材料的锗(Ge)的浓度不同。

根据本发明构思的各方面，提供了一种半导体器件，所述半导体器件包括：第一有源图案，所述第一有源图案设置在衬底上方并与所述衬底间隔开，所述第一有源图案包括锗(Ge)；第一栅电极，所述第一栅电极位于所述衬底与所述第一有源图案之间；第一外延图案，所述第一外延图案设置在所述第一有源图案的侧壁和所述第一栅电极的侧壁上；第一半导体氧化物层，所述第一半导体氧化物层位于所述第一有源图案与所述第一栅电极之间，并且通过第一半导体材料的氧化而形成；以及第二半导体氧化物层，所述第二半导体氧化物层位于所述第一栅电极与所述第一外延图案之间，并且通过第二半导体材料的氧化而形成，其中，所述第一半导体材料的锗(Ge)的浓度小于所述第一有源图案的锗(Ge)的浓度，其中，所述第一半导体材料的锗(Ge)的浓度与所述第二半导体材料的锗(Ge)的浓度不同。

根据本发明构思的各方面，提供了一种半导体器件，所述半导体器件包括：栅电极，所述栅电极在衬底上沿第一方向延伸；有源图案，所述有源图案在所述衬底上沿与所述第一方向交叉的第二方向延伸穿过所述栅电极，所述有源图案包括锗(Ge)；外延图案，所述外延图案位于所述栅电极的侧壁上，所述外延图案包括硅锗(SiGe)；第一半导体氧化物层，所述第一半导体氧化物层位于所述有源图案与所述栅电极之间，并且包括氧化硅；以及第二半导体氧化物层，所述第二半导体氧化物层位于所述栅电极与所述外延图案之间，并且包括氧化硅锗(silicon germanium oxide)。

附图说明

通过参照附图详细描述示例实施例，对于本领域技术人员而言，特征将变得显而易见，其中：

图1示出了根据示例实施例的半导体器件的透视图。

图2示出了沿图1中的线A-A'截取的截面图。

图3至图6示出了图2的R1部分的放大视图。