[发明专利]基于阻变存储器的并行逻辑门及乘法器

权利要求书

1.一种基于阻变存储器的并行逻辑门，用于对输入的电压信号进行逻辑运算并输出以电压表示的逻辑运算结果，其特征在于：利用基于阻变存储器实现的与逻辑单元、或逻辑单元和非逻辑单元进行任意组合，能在不考虑电压衰减的情况下，实现在输入数量限制内的任意逻辑功能；

所述并行逻辑门包括n输入与逻辑单元、n输入或逻辑单元以及非逻辑单元三种逻辑单元的任意组合，且所述三种逻辑单元均是采用阻变存储器作为输入/输出器件，n≥2；所述并行逻辑门具有左选端和右选端，左选端入口连接有分压电阻；其中，所述左选端用于输入激励电压，所述右选端施加电压以配合信号输入端的电压信号和信号输出端的电压信号，控制所述阻变存储器的状态变换；

其中，正端共同挂接于左选端和右选端之间的同一公共线路上的阻变存储器实现与逻辑，正端分别挂接于左选端和右选端之间的并行线路上的阻变存储器实现或逻辑，负端挂接于左选端和右选端之间的线路上的阻变存储器实现非逻辑；

所述并行逻辑门按照时钟顺序执行置位、输入、运算和输出，完成逻辑运算。

2.如权利要求1所述的基于阻变存储器的并行逻辑门，其特征在于：所述n输入与逻辑单元需要n个作为输入器件的阻变存储器以输入n个待运算的电压信号，以及一个作为输出器件的阻变存储器以输出n个待运算的电压信号相与的结果；且，在n输入与逻辑单元中，阻变存储器的负端作为信号输入/输出端。

3.如权利要求2所述的基于阻变存储器的并行逻辑门，其特征在于：所述n输入与逻辑单元的实现方式是：提供一条公共线路，将n+1个阻变存储器的正端并列地挂接到该公共线路上，该公共线路的两端分别作为所述左选端和所述右选端；靠近左选端一侧的n个阻变存储器作为输入器件，输入器件的负端作为n个信号输入端，剩余一个靠近右选端的阻变存储器作为输出器件，输出器件的负端作为信号输出端。

4.如权利要求1所述的基于阻变存储器的并行逻辑门，其特征在于：所述n输入或逻辑单元需要n个作为输入器件的阻变存储器以输入n个待运算的电压信号，以及n个作为输出器件的阻变存储器，且n个作为输出器件的阻变存储器共同引出一个信号输出端以输出n个待运算的电压信号相或的结果；且，在n输入或逻辑单元中，阻变存储器的负端作为信号输入/输出端。

5.如权利要求4所述的基于阻变存储器的并行逻辑门，其特征在于：所述n输入或逻辑单元的实现方式是：提供n条线路，所述n条线路的一端连接到一起作为所述左选端，另一端分别作为一个右选端；利用n个阻变存储器作为输入器件，分别用正端挂接到所述n条线路上靠近左选端一侧，且输入器件的负端作为n个信号输入端；利用另外n个阻变存储器作为输出器件，分别用正端挂接到所述n条线路上靠近右选端一侧，且输出器件的负端连接到一起作为信号输出端。

6.如权利要求1所述的基于阻变存储器的并行逻辑门，其特征在于：所述非逻辑单元中作为输入器件的阻变存储器反接，以正端作为信号输入端；输出器件的阻变存储器的负端作为信号输出端。

7.如权利要求6所述的基于阻变存储器的并行逻辑门，其特征在于：所述非逻辑单元的实现方式是：提供一条线路，所述一条线路的两端分别为所述左选端和所述右选端；利用一个阻变存储器作为输入器件，并用负端挂接到所述一条线路上靠近左选端一侧，正端作为信号输入端；利用另一个阻变存储器作为输出器件，并用正端挂接到所述一条线路上靠近右选端一侧，负端作为信号输出端。