[发明专利]基于阻变存储器的并行逻辑门及乘法器

说明书

本发明公开了基于阻变存储器的并行逻辑门和乘法器，并行逻辑门包括n输入与逻辑单元、n输入或逻辑单元和非逻辑单元的任意组合，且三种逻辑单元均用阻变存储器作为输入/输出器件，n≥2；具有左选端和右选端，左选端入口连接有分压电阻；左选端用于输入激励电压，右选端施加电压以配合信号输入端的电压信号和信号输出端的电压信号控制阻变存储器状态变换；正端共同挂接于左选端和右选端之间的同一公共线路上的阻变存储器实现与逻辑，正端分别挂接于左选端和右选端之间的并行线路上的阻变存储器实现或逻辑，负端挂接于左选端和右选端之间的线路上的阻变存储器实现非逻辑；该并行逻辑门按照时钟顺序执行置位、输入、运算和输出，完成逻辑运算。

技术领域

本发明涉及逻辑电路领域，尤其是涉及利用阻变存储器搭建的并行逻辑门和高性能乘法器电路。

背景技术

2008年，惠普实验室研究人员在Nature上发表“Themissing memristor found”，宣布发现了基于TiO_x/TiO₂的薄膜材料具有忆阻效应，第一次制备出了阻变存储器。

阻变存储器为非常简单的“金属-忆阻材料-金属”的三层薄膜结构，如图1所示，属于无源非线性器件，它的阻值可以通过对它的两端施加不同的电压在髙阻状态和低阻状态之间改变，同时在外加电压消失后阻变存储器的阻值状态保持不变，具有记忆特性。阻变存储器的I-V曲线如图2所示，曲线分成为4个区域：高阻态、低阻态和两个电阻状态变化的转变区。基于阻变存储器的记忆特性，它可以用来作为非挥发性存储器件。

除了可以作为存储器件使用，阻变存储器还具有运算功能，2010年惠普实验室的J.Borghetti在Nature上发表文章表示阻变存储器可以通过蕴含(IMPLY)操作来实现逻辑运算的功能，这种蕴含操作在逻辑功能上是完备的，它不需要借助传统CMOS器件就可以完成所有的逻辑操作。由于阻变存储器具有体积小，功耗低的优点，所以阻变存储器被认为是替代MOS晶体管，延续摩尔定律发展的下一代器件。

通过对已有基于阻变存储器电路研究的调研可以发现，已有的基于阻变存储器的逻辑实现方法主要存在以下待解决的问题：

1)运算步数太长，电路功能越复杂运算时间越长，这个问题在基于IMPLY操作的逻辑电路上最为显著；

2)由于阻变存储器是通过阻值的大小来表示不同逻辑状态的，大多数用阻值表示逻辑的电路都存在难以级联的情况，上下级电路需要将存储在阻变存储器内的信息用小电压读取后经过控制单元的放大送往下一级电路，电路难以级联；

3)部分逻辑实现方法可实现的逻辑功能不完备，需要附加的CMOS逻辑门来实现运算，这导致电路无法在阻变存储器阵列中制造，增加工艺难度和电路面积；

4)某些逻辑实现方法无法保存输出结果，以电压形式输出后就会断电消失，这些逻辑实现方式牺牲了阻变存储器的存储功能，不能实现存储和计算的有效融合；

5)外围控制电路复杂，例如蕴含逻辑，无论电路需要实现的功能是怎么样的，电路形式都是一样的，电路通过改变施加在阻变存储器上的电压来完成不同的逻辑运算，这相当于增加外围控制电路的复杂性来换取运算电路的简便。而控制单元简单的逻辑实现方法如MPLA则自身的硬件开销就较大；

6)输出电压的衰减问题，对于大部分输出为电压的阻变存储器电路都存在因电阻分压导致的衰减问题，这导致电路级联次数增加后逻辑高低状态变得不可分辨，影响电路功能；

7)逻辑表达方式和CMOS电路不一致，电阻表示逻辑和脉冲表示逻辑的方法和传统CMOS电路表示逻辑的方法不同，导致两类电路难以通信，需要另外设计过渡电路，增加设计制造成本。

阻变存储器具有非易失、低功耗、小体积等优点，基于阻变存储器的数字电路研究为下一代数字电路指引了方向，但是由于基于阻变存储器的逻辑电路存在上述提到的问题，导致现有的基于阻变存储器的逻辑实现方法无法实现大规模电路。