[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底以及凸出于衬底的鳍部，鳍部露出的衬底上形成有隔离层，隔离层覆盖鳍部的部分侧壁；形成横跨鳍部的伪栅结构，包括伪栅层，伪栅结构覆盖鳍部的部分顶部和部分侧壁；在伪栅结构露出的衬底上形成层间介质层，层间介质层露出伪栅结构顶部；去除伪栅层，在层间介质层内形成开口；去除开口露出的部分厚度隔离层，在隔离层内形成凹槽；在凹槽和开口内形成栅极结构，栅极结构横跨鳍部且覆盖鳍部的部分顶部和部分侧壁。本发明实施例有利于降低鳍部内发生源漏穿通现象、关态漏电流问题的概率，提升半导体结构的电学性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体工艺技术的逐步发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，MOSFET场效应管的沟道长度也相应不断缩短。然而随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(short-channel effects，SCE)更容易发生。

因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的器件过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提升半导体结构的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底以及凸出于所述衬底的鳍部，所述鳍部露出的衬底上形成有隔离层，所述隔离层覆盖所述鳍部的部分侧壁；形成横跨所述鳍部的伪栅结构，包括伪栅层，所述伪栅结构覆盖所述鳍部的部分顶部和部分侧壁；在所述伪栅结构露出的衬底上形成层间介质层，所述层间介质层露出所述伪栅结构顶部；去除所述伪栅层，在所述层间介质层内形成开口；去除所述开口露出的部分厚度隔离层，在所述隔离层内形成凹槽；在所述凹槽和开口内形成栅极结构，所述栅极结构横跨所述鳍部且覆盖所述鳍部的部分顶部和部分侧壁。

相应的，本发明实施例还提供一种半导体结构，包括：衬底；鳍部，凸出于所述衬底；隔离层，位于所述鳍部露出的衬底上，所述隔离层覆盖所述鳍部的部分侧壁；栅极结构，横跨所述鳍部且覆盖所述鳍部的部分顶部和部分侧壁，所述栅极结构还位于所述隔离层内。

与现有技术相比，本发明实施例的技术方案具有以下优点：

在半导体领域中，栅极结构对鳍部顶部的控制能力较强，越靠近隔离层露出的鳍部底部，栅极结构对鳍部的控制能力越弱，因此，靠近隔离层露出的鳍部底部内发生源漏穿通(punch through)现象、关态漏电流(Off current leakage)的问题最为严重，本发明实施例去除伪栅层，在层间介质层内形成开口后，去除所述开口露出的部分厚度隔离层，在所述隔离层内形成凹槽，后续形成栅极结构后，栅极结构还位于所述凹槽内，与未在所述隔离层内形成凹槽的方案相比，所述栅极结构还覆盖了鳍部位于隔离层中的部分侧壁，因此加强了栅极结构对鳍部的控制能力，有利于降低鳍部内发生源漏穿通、关态漏电流问题的概率；而且，与通过形成穿通停止掺杂区(punch through stopper)以改善源漏穿通、关态漏电流的方案相比，本发明实施例避免了进行离子掺杂以形成穿通停止掺杂区的步骤，从而避免了所述掺杂离子在后续退火处理的过程中发生扩散的问题，避免了无规则掺杂波动对半导体结构电学性能的影响，降低了半导体结构发生差异(variation)问题的概率，优化了半导体结构的电学性能。