[发明专利]时钟分配电路

权利要求书

1.一种被配置成用于占空比控制的时钟分配电路，所述电路包括：

第一多个缓冲器，其沿着具有第一输入节点和第一输出节点的第一时钟路径串联连接，所述第一多个缓冲器中的每一个缓冲器具有输入端子和输出端子，所述第一多个缓冲器中的缓冲器的每个输入端子经由在所述第一多个缓冲器中的缓冲器的每个输入端子处的相应的AC耦合电容器连接至所述第一时钟路径，并且所述第一时钟路径被配置成在所述第一输入节点处接收第一输入时钟信号并在所述第一输出节点处输出第一输出时钟信号，所述第一输出时钟信号具有第一输出占空比；

第二多个缓冲器，其沿着具有第二输入节点和第二输出节点的第二时钟路径串联连接，所述第二多个缓冲器中的每一个缓冲器具有输入端子和输出端子，所述第二多个缓冲器中的缓冲器的每个输入端子经由在所述第二多个缓冲器中的缓冲器的每个输入端子处的相应的AC耦合电容器连接至所述第二时钟路径，并且所述第二时钟路径被配置成在所述第二输入节点处接收第二输入时钟信号并在所述第二输出节点处输出第二输出时钟信号，所述第二输出时钟信号具有第二输出占空比；以及

控制电路，其被连接成将DC偏置信号施加到所述第一多个缓冲器中的每一个缓冲器的输入端子和所述第二多个缓冲器中的每一个缓冲器的输入端子，

其中，所述控制电路被配置成：

获得指示所述第一输出占空比的第一测量信号以及指示所述第二输出占空比的第二测量信号；并且

基于所述第一测量信号与所述第二测量信号之间的差来控制施加至所述第一多个缓冲器中的缓冲器的相应输入端子和所述第二多个缓冲器中的缓冲器的相应输入端子的DC偏置信号，以使得所述第一输出占空比和所述第二输出占空比彼此接近或达到彼此。

2.根据权利要求1所述的时钟分配电路，其中，所述控制电路包括低通滤波器电路，其被配置成：

接收所述第一输出时钟信号或从所述第一时钟路径接收另一时钟信号，并且输出所述第一测量信号，所述第一测量信号指示所述第一输出时钟信号的DC电平；并且

接收所述第二输出时钟信号或从所述第二时钟路径接收另一时钟信号，并且输出所述第二测量信号，所述第二测量信号指示所述第二输出时钟信号的DC电平。

3.根据权利要求1或2所述的时钟分配电路，其中，所述缓冲器是反相缓冲器，并且其中，所述缓冲器中的每一个是：

第一缓冲器，其位于所述第一时钟路径中并输出与所述第一输入时钟信号相比被反相的时钟信号，或者其位于所述第二时钟路径中并输出与所述第二输入时钟信号相比未被反相的时钟信号；或者是

第二缓冲器，其位于所述第二时钟路径中并输出与所述第二输入时钟信号相比被反相的时钟信号，或者其位于所述第一时钟路径中并输出与所述第一输入时钟信号相比未被反相的时钟信号。

4.根据权利要求3所述的时钟分配电路，其中，所述第一输入时钟信号和所述第二输入时钟信号是互补时钟信号。

5.根据权利要求4所述的时钟分配电路，其中：

所述第一时钟路径和所述第二时钟路径包括彼此数量相同的所述缓冲器；并且

所述时钟分配电路还包括连接在沿所述第一时钟路径和所述第二时钟路径的相应节点之间的至少一对交叉耦合的反相器。

6.根据权利要求3所述的时钟分配电路，其中：

所述第一时钟路径和所述第二时钟路径中的每个时钟路径包括至少一个第一缓冲器和至少一个第二缓冲器；并且

所述控制电路被配置成：在控制所述DC偏置信号时，在第一相对方向上改变施加到每个第一缓冲器的输入端子的DC偏置信号的值，以及在与所述第一相对方向相反的第二相对方向上改变施加到每个第二缓冲器的输入端子的DC偏置信号的值。

7.根据权利要求6所述的时钟分配电路，其中，所述缓冲器包括多个第一缓冲器，并且所述控制电路被配置成控制用于所述第一缓冲器的DC偏置信号，使得它们具有彼此相同的值。

8.根据权利要求6所述的时钟分配电路，其中，所述缓冲器包括多个第二缓冲器，并且所述控制电路被配置成控制用于所述第二缓冲器的DC偏置信号，使得它们具有彼此相同的值。