[发明专利]配置为表现绝缘体上半导体行为的块状半导体衬底及其制备方法

权利要求书

1.一种集成电路器件，包括表现出绝缘体上半导体行为的块状衬底，所述集成电路器件包括：

沟道区域，限定在所述块状衬底中，其中，所述沟道区域具有设置在第二部分上方的第一部分，并且进一步地，其中：

所述第一部分设置在外延源极/漏极部件之间，所述外延源极/漏极部件设置在所述块状衬底中，

第二部分由设置在所述块状衬底中的第一隔离部件限定，其中，所述外延源极/漏极部件设置在所述第一隔离部件上，并且

所述沟道区域的厚度等于所述第一隔离部件的厚度与所述外延源极/漏极部件的厚度之和；

第二隔离部件，设置在所述块状衬底中，其中，所述第二隔离部件限定有源区域，所述有源区域包括设置在所述外延源极/漏极部件之间的沟道区域的第一部分；以及

其中，位于所述第一隔离部件和所述沟道区域下面的所述块状衬底的部分的电阻大于所述块状衬底的电阻，

其中，所述第一部分的宽度随着所述沟道区域的深度的增加而相同，并且所述第二部分的宽度随着所述沟道区域的深度的增加而减小。

2.根据权利要求1所述的集成电路器件，其中，所述沟道区域的第二部分具有锥形宽度。

3.根据权利要求1所述的集成电路器件，其中，所述第一隔离部件的宽度随着所述第一隔离部件的深度的增加而增加。

4.根据权利要求1所述的集成电路器件，其中，所述第二隔离部件的厚度大于或等于所述外延源极/漏极部件的厚度。

5.根据权利要求4所述的集成电路器件，其中，所述第二隔离部件的厚度小于所述沟道区域的厚度。

6.根据权利要求4所述的集成电路器件，其中，所述第二隔离部件的厚度大于所述沟道区域的厚度。

7.根据权利要求4所述的集成电路器件，其中，所述第二隔离部件的厚度大于所述沟道区域的厚度与位于所述第一隔离部件和所述沟道区域下面的所述块状衬底的所述部分的厚度之和。

8.根据权利要求1所述的集成电路器件，其中，所述块状衬底包括具有晶体结构的材料，并且所述块状衬底的所述部分位于所述第一隔离部件下方，并且所述沟道区域包括具有非晶结构的材料。

9.根据权利要求1所述的集成电路器件，还包括设置在所述第二隔离部件中的气隙，其中，所述第二隔离部件具有随深度增加的锥形宽度。

10.根据权利要求1所述的集成电路器件，还包括设置在所述沟道区域上方的栅极结构。

11.一种绝缘体上半导体类结构，包括：

块状衬底；

双隔离结构，包括：

第一隔离沟槽，限定在所述块状衬底中，其中，所述第一隔离沟槽被配置为限定所述块状衬底的沟道区域，所述第一隔离沟槽包括第一隔离沟槽部分和设置在所述第一隔离沟槽部分上方的第二隔离沟槽部分，和：

第一隔离材料，填充所述第一隔离沟槽的第一隔离沟槽部分；和

外延材料，填充所述第一隔离沟槽的第二隔离沟槽部分，其中，所述外延材料设置在所述第一隔离材料上，和

第二隔离沟槽，限定在所述块状衬底中，其中，所述第二隔离沟槽限定包括所述沟道区域的有源区域，并且其中第二隔离材料填充所述第二隔离沟槽；以及

非晶层，设置在位于所述第一隔离沟槽和所述沟道区域下面的所述块状衬底中，其中，所述非晶层的电阻大于所述块状衬底的电阻，

其中，所述第二隔离沟槽部分的宽度随着所述第二隔离沟槽部分的深度的增加而相同，并且所述第一隔离沟槽部分的宽度随着所述第一隔离沟槽部分的深度的增加而增加。

12.根据权利要求11所述的绝缘体上半导体类结构，其中，所述第一隔离沟槽具有负斜率侧壁，并且所述第二隔离沟槽具有正斜率侧壁。