[发明专利]一种全数字二维符合多普勒展宽系统

权利要求书

1.一种全数字二维符合多普勒展宽系统，包括第一、第二探测器和上位机；其特征是，还包括结构相同的第一、第二采集通道，FPGA数字处理平台和千兆以太网口；第一、第二探测器分别与第一、第二采集通道连接，FPGA数字处理平台分别与第一、第二采集通道和千兆以太网口连接，千兆以太网口与上位机相连接；

第一采集通道包括第一可编程放大器，分别与第一可编程放大器连接的第一幅度调节电路和第一高速ADC采集电路；第一可编程放大器与第一探测器连接；第二采集通道包括第二可编程放大器，与第二可编程放大器连接的第二幅度调节电路和第二高速ADC采集电路，第二可编程放大器与第二探测器连接；

第一幅度调节电路包括第一I-V转换电路、第一数模转换器，第一高速ADC采集电路包括第一全差分放大器、第一高速ADC、第一电压跟随器和第一射频变压器；第一可编程放大器分别与第一全差分放大器和第一I-V转换电路连接，第一全差分放大器连接第一高速ADC，第一I-V转换电路与第一数模转换器连接，第一高速ADC分别连接第一电压跟随器和第一射频变压器，第一电压跟随器连接第一全差分放大器；第二幅度调节电路包括第二I-V转换电路、第二数模转换器，第二高速ADC采集电路包括第二全差分放大器、第二高速ADC、第二电压跟随器和第二射频变压器；第二可编程放大器分别与第二全差分放大器和第二I-V转换电路连接，第二全差分放大器连接第二高速ADC，第二I-V转换电路与第二数模转换器连接，第二高速ADC分别连接第二电压跟随器和第二射频变压器，第二电压跟随器连接第二全差分放大器；

FPGA数字处理平台包括第一、第二梯形滤波器，第一、第二基线恢复模块，第一、第二堆积识别模块，第一、第二幅度提取模块，第一、第二快速成形模块，第一、第二时间定标模块，时间符合模块，数据选择模块和千兆网口控制模块；第一梯形滤波器依次连接第一基线恢复模块、第一堆积识别模块和第一幅度提取模块，第一快速成形模块与第一时间定标模块相连，第一时间定标模块与时间符合模块连接，第一幅度提取模块分别与时间符合模块和数据选择模块连接；第二梯形滤波器依次连接第二基线恢复模块、第二堆积识别模块和第二幅度提取模块，第二快速成形模块与第二时间定标模块相连，第二时间定标模块与时间符合模块连接，第二幅度提取模块分别与时间符合模块和数据选择模块连接；时间符合模块依次连接数据选择模块和千兆网口控制模块，千兆网口控制模块连接千兆以太网口；FPGA数字处理平台分别与第一、第二数模转换器，第一、第二射频变压器连接，第一梯形滤波器和第一快速成形模块均与第一高速ADC连接，第二梯形滤波器和第二快速成形模块均与第二高速ADC连接；快速成形模块采用的是一个上升时间和平顶时间较短的梯形滤波器，根据阈值用来得到脉冲到达的标志，时间定标模块是根据系统50MHz晶振，得到脉冲到达的时间；时间符合模块是判断两道脉冲到达的时间差是否在某一范围来做脉冲选择；

第一、第二可编程放大器均采用VCA810可编程放大器，第一、第二全差分放大器均采用THS4509，第一、第二高速ADC均采用ADS5424，第一、第二数模转换器均采用DAC8811，第一、二I-V转换电路均采用OPA211，第一、第二射频变压器均采用ADT1-1WT，FPGA数字处理平台选用EP3C40Q240C8N。