[发明专利]一种全数字二维符合多普勒展宽系统

说明书

本发明涉及核电子学技术，具体涉及一种全数字二维符合多普勒展宽系统，包括第一、第二探测器和上位机；还包括结构相同的第一、第二采集通道，FPGA数字处理平台和千兆以太网口；第一、第二探测器分别与第一、第二采集通道连接，FPGA数字处理平台分别与第一、第二采集通道和千兆以太网口连接，千兆以太网口与上位机相连接。该系统通过采用双通道全数字采集电路简化了系统设计，在FPGA中实现脉冲提取、时间定标和时间符合分析。直接采用ADC对脉冲进行采样，之后进入FPGA数字处理平台进行脉冲整形，基线恢复，堆积识别，幅度提取，时间定标，提高多普勒展宽谱峰本比2‑3个数量级。

技术领域

本发明属于核电子学技术领域，尤其涉及一种全数字二维符合多普勒展宽系统。

背景技术

正电子湮灭多普勒展宽测量技术是研究材料内部的微观结构和原子级缺陷的重要技术手段。正电子湮没谱学研究空位型缺陷是基于湮没辐射所带出的电子密度和电子动量密度的信息。多普勒展宽谱的低动量部分对应于正电子与传导电子或价电子湮没的动量信息，而高动量部分则主要反映了核心电子的动量分布信息。由于核心电子与原子核有特定的结合能，因此湮没辐射的高动量成分携带了非常详细的表征正电子所在处的化学环境信息，如缺陷近邻原子种类的信息。但是，由于传统的单探头多普勒展宽测量本底很大，高动量电子的湮没信息实际上被测量本底所掩盖，而无法得到有用的信息。

正电子和电子湮灭之后产生一对γ光子被探测器捕捉，转化为幅度正比于γ光子能量的脉冲电信号。在传统的符合多普勒展宽系统中，采用模拟电路处理技术，通过复杂的模拟整形放大器将脉冲电信号整形使上升沿变长，下降沿变短，通过低速ADC进行数字化。但是由于模拟信号成形时间较长，容易产生堆积，不利于高计数率测量；同时ADC采样率精度和速度较低，使能谱分辨率较低。

发明内容

本发明的目的是提供一种利用现代电子技术实现全数字、双通道、高计数率以及高分辨率的符合多普勒展宽系统。

为实现上述目的，本发明采用的技术方案是：一种全数字二维符合多普勒展宽系统，包括第一、第二探测器和上位机；还包括结构相同的第一、第二采集通道，FPGA数字处理平台和千兆以太网口；第一、第二探测器分别与第一、第二采集通道连接，FPGA数字处理平台分别与第一、第二采集通道和千兆以太网口连接，千兆以太网口与上位机相连接。

在上述的全数字二维符合多普勒展宽系统中，第一采集通道包括第一可编程放大器，分别与第一可编程放大器连接的第一幅度调节电路和第一高速ADC采集电路；第一可编程放大器与第一探测器连接；第二采集通道包括第二可编程放大器，与第二可编程放大器连接的第二幅度调节电路和第二高速ADC采集电路，第二可编程放大器与第二探测器连接。

在上述的全数字二维符合多普勒展宽系统中，第一幅度调节电路包括第一I-V转换电路、第一数模转换器，第一高速ADC采集电路包括第一差分放大器、第一高速ADC、第一电压跟随器和第一射频变压器；第一可编程放大器分别与第一全差分放大器和第一I-V转换电路连接，第一全差分放大器连接第一高速ADC，第一I-V转换电路与第一数模转换器连接，第一高速ADC分别连接第一电压跟随器和第一射频变压器，第一电压跟随器连接第一全差分放大器；第二幅度调节电路包括第二I-V转换电路、第二数模转换器，第二高速ADC采集电路包括第二差分放大器、第二高速ADC、第二电压跟随器和第二射频变压器；第二可编程放大器分别与第二全差分放大器和第二I-V转换电路连接，第二全差分放大器连接第二高速ADC，第二I-V转换电路与第二数模转换器连接，第二高速ADC分别连接第二电压跟随器和第二射频变压器，第二电压跟随器连接第二全差分放大器。